据TrendForce报道，近日SK集团董事长崔泰源表态，称现在目标是到2034年整体晶圆产能提升至目前的三倍。崔泰源表示，SK海力士的产能扩张时间线已经提前了大约十年，需求增长如此之快，即便产能再加速也可能会失效。

SK海力士的扩建工程主要集中在韩国京畿道龙仁市的龙仁半导体集群，这是一个超大型半导体制造园区，首座晶圆厂计划2027年初投产。预计到2030年上半年能每月增加36万片晶圆，增强SK海力士对客户需求的响应能力。另外一项扩建工程位于韩国忠清北道清州市的M15X，计划2026年下半年开始运营，初始产能为每月4万片晶圆，到2027年将进一步提升至8万片。

另外有消息指出，SK海力士正在准备年底前开始NAND闪存的量产工作，目前已完成验证工作。一开始SK海力士打算提供超过400层的NAND闪存，但是受制于设备的制造难度问题，后来修订为375层，长期规划则是480层和604层。值得注意的是，SK海力士还在375层结构上做出了关键设计调整，以钼（Mo）部分替代了之前使用的钨（W）作为字线金属栅极材料。

SK集团董事长崔泰源表示：“SK海力士与英伟达多年来一直在为此努力，这次合作体现了合作的深度。我们共同开发面向AI工厂的下一代存储器，并将AI应用于半导体设计和制造——这将塑造AI基础设施的未来。”

英伟达创始人兼首席执行官黄仁勋称：“AI工厂是下一次工业革命的引擎，先进的存储器对其性能至关重要。SK海力士一直是英伟达的非凡合作伙伴，为AI计算平台提供先进存储技术方面发挥了核心作用。我们将共同共同开发下一代用于AI工厂的存储器，支持AI基础设施的全球加速扩展——从前沿模型训练到智能和物理AI。”

这项为期多年的协议旨在保障供应，以应对先进存储产品较长的开发周期。随着AI工厂在全球范围内的规模化扩张，这一战略合作伙伴关系将确保存储供应能够跟上英伟达的基础设施路线图，并满足全球AI基础设施的持续建设需求。

与此同时，SK海力士也借此机会进军英伟达正在开拓的新市场，涵盖AI基础设施、个人AI和物理AI领域，开发适配于Vera Rubin AI超级计算机、Vera CPU、搭载RTX Spark芯片的PC、以及Jetson Thor机器人计算平台的存储产品。

SK海力士的扩建工程大部分集中在韩国京畿道龙仁市的龙仁半导体集群，这是一个超大型半导体制造园区。首座晶圆厂内建六座洁净室，首批设备计划提前安装，从2027年5月前移至2027年2月。预计到2030年上半年能每月增加36万片晶圆，增强SK海力士对客户需求的响应能力。

另外一项扩建工程位于韩国忠清北道清州市的M15X，计划2026年下半年开始运营，初始产能为每月4万片晶圆，2027年提升至8万片。

值得注意的是，目前SK海力士所有新增的产能均被指定用于DRAM芯片的生产。至于SK海力士另一项重要业务NAND闪存，关注的重点并非如何快速扩张产能，而是技术的迭代升级，比如增加堆叠层数，侧重点完全不同。

随着AI算力需求持续激增，HBM不断通过增加堆叠层数、提升运行速度来实现性能的迭代升级，同时也带来发热量攀升的难题。有效控制连接HBM与GPU的D2D PHY区域的功率密度，成为了下一代HBM技术竞争力的核心。

iHBM技术的特点在于，从结构层面根本性解决上述散热难题。iHBM直接在热量最为集中的D2D PHY区域内嵌入热控元件（ICE），构建专用热量排出通道（Heat Path），取代了传统HBM依赖热量经由核心芯片（Core Die）向外传导的间接散热方式。相比于传统方案，iHBM让热阻（Thermal Resistance）降低了30%以上，并确保了产品在高温、高负载环境下的稳定运行特性。

由于采用经市场充分验证的先进MR-MUF4晶圆级封装（WLP）工艺，使得iHBM技术在量产可行性方面也具备显著优势，能实现稳定规模化量产。另外iHBM技术与客户现有系统级封装（SiP）环境具备高度设计兼容性，无需大规模改动设计，即可直接部署，从而降低了导入门槛。

SK海力士计划将iHBM技术应用于HBM5等下一代产品，以满足高性能计算（HPC）、AI数据中心等超高度集成、高带宽应用场景的严苛散热管控需求，进一步提升整体系统的稳定性与运行效率。

据TECHPOWERUP报道，SK海力士正在与英特尔合作，让EMIB封装可用于HBM。外界猜测，SK海力士拓展其供应链的主要原因是其越来越多的客户考虑英特尔的代工服务。

有消息人士透露，SK海力士希望将EMIB封装技术融入到HBM生产流程里面，以便新一代HBM4模块的集成，成为生产标准之一。如果有客户采购SK海力士的HBM4，可以选择英特尔代工服务来完成先进封装服务。

EMIB封装技术是英特尔专为小芯片的灵活性而设计，能够实现高速的芯片间信号传输，同时支持简单的I/O设计以及每条链路的桥接定制，使得每一处连接都能实现性能的优化。不同于台积电在2.5D封装是在小芯片与封装基板之间使用硅中介连接器，EMIB使用了较小的互连桥。EMIB则无需芯片与封装之间的硅片，互连桥嵌入基板内，可以安装在任何需要连接两个模具的地方，因此在良品率、成本和设计便利性方面具有关键优势。

如果情况属实，未来几个季度内将看到初步成果。

据Wccftech报道，不同于CPU，存储芯片需要依靠电容器存储数据，可是随着制程节点不断缩小，存储数据的复杂度增加，因为电容器必须达到一定尺寸才能工作。一直以来，DRAM开发的重点是通过减小电路线宽来提高密度，但随着线宽进入10nm范围，电容器漏电和干扰等物理限制明显增加，为此厂商转向3D DRAM，来克服物理的极限。

3D DRAM设计的重点是解决缩放和多层堆叠的难题，另外还有电容器和晶体管缩小，以及单元间连接和通孔阵列，厂商需要制定相应的工艺来满足生产的要求。有业内人士透露，三星和SK海力士各自押注不同的技术路线来制造下一代DRAM芯片。

三星在2022年量产的3nm制程节点上，首次引入了GAAFET全环绕栅极晶体管工艺，现在也打算放到DRAM芯片制造上。在逻辑芯片制造中，GAAFET通过栅极包裹沟道来提升电流控制力，不过在DRAM中，三星需要将GAAFET晶体管与电容器整合到同一单元内，正在考虑的一种技术是将负责读写等操作的控制电路置于存储阵列下方，类似于NAND闪存的设计。

SK海力士有些不同，正常尝试4F²单元结构，即将晶体管垂直堆叠，栅极材料包裹在周围，而负责接收电容数据的组件放到晶体管柱的下方。看起来这种方法与GAAFET有些类似，但是空间布局上是不同的。

三星和SK海力士都希望自己的方法得到认可，成为标准，从而主导下一代DRAM芯片。

财报显示，SK海力士在2026财年第一财季业绩增长势头不减，甚至还在加速，AI需求持续强劲，高附加值产品销售扩大。其收入为52.5763万亿韩元（约合354.73亿美元/人民币2423.77亿元），同比/环比增长198/60%，营业利润为37.6103万亿韩元（约合253.76亿美元/人民币1733.83亿元），同比/环比增长405/96%；净利润为40.3459万亿韩元（约合272.23亿美元/人民币1859.95亿元），同比/环比增长398/165%；营业利润率为72%，净利润率为77%。

这是SK海力士销售额首次突破50万亿韩元大关，营业利润率也创下公司成立以来的最高纪录，营业利润环比激增近一倍，显著展现了盈利能力的强劲改善趋势。SK海力士表示，在迈向代理式AI时代，DRAM和NAND闪存需求全方位增长，将以新产品进行前瞻性应对。

在DRAM方面，SK海力士将全面启动全球首款采用1cnm（第六代10nm级别）工艺的LPDDR6 DRAM，以及基于同一工艺并于本月开始量产的192GB SOCAMM2的供应。在NAND闪存方面，SK海力士开始供应基于CTF（电荷捕获型技术，Charge Trap Flash）且采用321层QLC NAND闪存的客户端固态硬盘（cSSD）“PQC21”，并依托在大容量QLC eSSD领域拥有优势的Solidigm产生的协同效应，进一步加强在AI数据中心和AI PC存储器市场的竞争力。

最近有消息称，由于三星2nm GAA工艺现在的良品率仍然无法达到高通70%的标准，考虑到还有几个月就要进入量产阶段，大概率又要错过高通新一代骁龙8平台的订单。不过从现在的情况来看，高通大概率还是会选择下单，因为这次克里斯蒂亚诺-阿蒙会与三星代工的负责人碰面，讨论的是骁龙芯片及其他项目的代工，暂时还不能确定具体是什么芯片。

其实克里斯蒂亚诺-阿蒙在今年初的CES 2026上就曾表示，已经在与三星开始讨论最新的2nm代工合同，并确认高通已完成芯片的设计工作，目标是尽快实现商业化。如果这次行程真的能敲定合作，那么将是高通时隔五年再次将高端芯片生产交予三星。

除了三星外，里斯蒂亚诺-阿蒙也会与SK海力士讨论存储的供应问题，其中核心是LPDDR，无论智能手机还是服务器，现在都急需这类DRAM芯片。最近SK海力士宣布量产192GB SOCAMM2，是专门为英伟达Vera Rubin平台设计的产品，随着高通决心进军AI服务器市场，有分析指出，高通同样需要采购这款新型内存。

目前业界普遍认为，SOCAMM2设计将是下一代AI服务器主要的内存解决方案。在量产的192GB SOCAMM2上，SK海力士采用了1cnm（第六代10nm级别）工艺制造的DRAM，高密度的DRAM将能效最大化。相比于传统RDIMM，192GB SOCAMM2不但带宽大幅提升，而且功耗效率提升了75%以上，为高性能AI操作提供了经过优化的解决方案。

SK海力士预计新款192GB SOCAMM2将从根本上解决在训练和推理数千亿参数大型语言模型（LLM）过程中遇到的内存瓶颈问题，从而在大幅加速整体系统处理速度方面发挥关键作用。为满足全球云服务提供商的需求，SK海力士早在初期就提供了稳定的量产系统。

SK海力士表示，通过192GB SOCAMM2为AI内存性能树立了新的标准，未来还将与全球客户展开紧密的合作，巩固自身作为最值得信赖的AI内存解决方案提供商的地位，提供拥有最佳性能的内存模组。

现在SK海力士宣布，已开始供应最新的cSSD，型号为“PQC21”，属于M.2 2230外形规格，提供了1TB和2TB容量可选。其利用了高叠加层数和QLC技术，将单位面积存储容量最大化，另外结合SLC缓存技术，以支持频繁访问数据的快速读写性能。SK海力士表示，通过推出面向AI时代的下一代高性能存储解决方案，巩固了其在全球存储领域的领先位置。

从今年4月起，SK海力士将全面向Dell供应PQC21，并计划持续扩大与其他主要全球客户的合作关系。借助这一供应势头，SK海力士将确保自身在下一代AI PC市场存储领域的领先地位，并扩大基于QLC NAND闪存的cSSD市场份额。

根据全球市场调研机构IDC的数据，QLC NAND闪存在全球cSSD市场的份额预计将从2025年的22%显著增长到2027年的61%。在SK海力士看来，开始供应PQC21是一个重要的里程碑，标志着其继续引领高性能NAND闪存市场。

据TrendForce报道，SK海力士并没有满足于现状，正在积极扩展AI存储器业务，决定加大生产及工艺升级的投入。SK海力士已确认从ASML处购买更多EUV光刻机，计划至2027年12月，花费11.95万亿韩元（约合79.97亿美元/人民币550.9亿元），涵盖设备采购、安装、以及升级等环节，以应对AI存储器不断增长的需求。

有业内人士透露，SK海力士很可能加快向1cnm（第六代10nm级别）DRAM工艺过渡，更大范围地应用在HBM、DDR5和LPDDR6等下一代关键产品。目前SK海力士在HBM4上仍然采用1β (b) nm（第五代10nm级别）DRAM工艺，相比于三星的同类产品有些吃亏。SK海力士已经决定在HBM4E切换至新的工艺技术，再结合台积电N3P工艺生产的基础裸片（Base Die），进一步提高性能表现。

除了购买新设备外，SK海力士还在积极扩张产能，以满足下一代HBM的需求。近期位于韩国忠清北道清州市的M15X已经开设第二间洁净室，并开始安装设备，比原计划的5月提前了两个月。

据TrendForce报道，目前SK海力士采用了成熟的1β (b) nm（第五代10nm级别）工艺来制造HBM4所需要的DRAM芯片，最大程度地降低了量产过程中的风险。至于HBM4的基础裸片，虽然台积电提供了5nm和12nm可选，但是主要仍然以后者为主，这也导致了SK海力士在与三星的竞争中有些吃亏。

随着HBM4E更大规模的定制化，SK海力士打算升级制造工艺，基础裸片将采用台积电的3nm，同时DRAM芯片也迭代至1cnm，与三星处于同一水平。其实台积电在去年12月就公布了自己的定制HBM4E设计，名为“C-HBM4E”，基础裸片就是采用3nm，准确来说是基于该制程节点的N3P。

按照台积电的说法，C-HBM4E的基础裸片工作电压将进一步降低，从HBM4基础裸片的0.8V降至0.75V，不仅有助于减少整体系统功耗，也为未来更大规模的AI集群部署提供了更优的热管理条件。相比于HBM3E，预计C-HBM4E基础裸片的能效是其2倍。

考虑到台积电已经有这方面的考虑，SK海力士在自己的HBM4E基础裸片上选择3nm并不是什么问题。

今天SK海力士宣布，已成功开发出采用1cnm（第六代10nm级别）工艺的16Gb LPDDR6 DRAM，最近也完成了全球首个相关认证工作。SK海力士计划在今年上半年完成量产准备，下半年开始供货，扩展其为AI应用优化的传统DRAM产品线。

新款16Gb LPDDR6 DRAM相比于现有LPDDR5X产品，性能得到了进一步提升。其10.7 Gbps的运行速度超过现有产品的最高速度，数据处理速度比上一代提高了33%，主要得益于带宽扩展和单位时间内数据传输量的增加。通过采用子信道结构和DVFS技术，功耗也较前一代产品降低了20%以上。

SK海力士表示，子信道结构仅选择性地运行必要的数据路径，DVFS技术的关键特性是能够根据移动环境动态调整频率和电压。在诸如高性能游戏等高要求的环境中，设备会提升DVFS级别以实现最大带宽，在常规使用时则降低频率与电压，从而有效降低功耗。

HBM4性能的关键限制在于接口位宽翻倍至2048位，这种扩展提升了带宽，同时更密集的I/O接口布局增加了信号干扰的风险。另外HBM4还面临电压的挑战，使得从底部逻辑芯片到顶部DRAM层的高效电力传输变得更加复杂。为应对这些挑战，SK海力士打算在HBM4及之后的HBM产品上引入新的封装，核心措施包括DRAM厚度并缩小DRAM层之间的间距，从而提升能效和稳定性。

更小的间隙也带来了新的技术挑战，使得向空间内稳定注入MUF变得更加困难。MUF是作为保护和绝缘材料，填充不均或空洞形成可能导致芯片缺陷。为此SK海力士打算引入新的方法，在不对现有工艺流程或设备做出重大改变的基础上，保持良品率并减少DRAM间隙。

虽然从内部的测试结果来看，新的HBM4封装情况比较乐观，但是距离实现大规模生产仍然有一段距离。