继今年早些时候实现行业首批HBM4大规模生产和商业出货后，三星抢先交付HBM4E样品，以继续推进其HBM路线图，满足人工智能（AI）计算和超大规模基础设施快速变化的需求。三星希望通过先进的制造能力和抢先基础设施投资，持续推动全球AI存储器市场的增长。

三星的HBM4E提供了稳定的14Gbps速率，未来可继续提高至16Gbps，以支持日益复杂的数据处理需求。其每堆栈最高可达3.6TB/s的带宽，比起HBM4提高了20%以上，可以更好地助力LLM和下一代AI系统。12层堆叠HBM4E提供了48GB容量，比起上一代产品也提高了30%以上，计划根据客户的需求，可提供32GB（8层堆叠）和64GB（16层堆叠）配置。

这次HBM4E充分利用了三星的半导体能力，并结合了之前在HBM4生产实践中不断完善的前沿技术，包括业内最先进的1cnm（第六代10nm级别）工艺制造DRAM芯片，还有4nm基础裸片（Base Die），使其具备了更高的工艺稳定性和制造可行性。

三星还优化了设计和工艺，提升了HBM4E的性能、能效和良品率。特别是先进的低功耗设计技术和优化的封装结构，使能效提升了16%，热阻特性比上一代提升了14%以上。这些改进得到了更高效的散热，以支持下一代数据中心实现更长时间的可靠性和更低的能耗。

三星计划在初步样品发货及优化后，按照客户进度开始HBM4E的量产。

据TrendForce报道，最近美光全球运营执行副总裁Manish Bhatia在摩根大通全球科技、媒体与通信会议上表示，美光首款HBM4E将是一款符合JEDEC标准的产品，量产时间定于2027年。

目前美光采用了第五代10nm级别1ß (1-beta) DRAM工艺制造HBM4，到了HBM4E时代，将转向更先进的第六代10nm级别1γ (1-gamma) DRAM工艺。业界将在HBM4E时代迎来大规模的定制HBM设计，以进一步提升性能，并降低延迟，为此美光也准备了适用于标准版和定制版的HBM4E基础裸片（Base Die）。

三星及SK海力士从HBM4时代开始，都将基础裸片的生产转移到代工厂。其中三星选择了自家的代工厂，而SK海力士则与台积电合作。相比之下，美光的态度更为谨慎，出于成本方面的考虑，HBM4仍然采用与DRAM一样的内部CMOS工艺生产基础裸片，直到HBM4E才转换。与SK海力士一样，美光选择也是台积电，这一点已经得到了Manish Bhatia的确认。

当被问及定制HBM产品的利润结构时，Manish Bhatia强调价值的创造源自多个独有层面，包括设计创新、强大的核心DRAM开发、以及先进的封装技术。个性化服务是这一价值拓展的下一阶段发展，随着价值的提升，客户也会愿意为额外的定制化服务买单。

据TrendForce报道，目前SK海力士采用了成熟的1β (b) nm（第五代10nm级别）工艺来制造HBM4所需要的DRAM芯片，最大程度地降低了量产过程中的风险。至于HBM4的基础裸片，虽然台积电提供了5nm和12nm可选，但是主要仍然以后者为主，这也导致了SK海力士在与三星的竞争中有些吃亏。

随着HBM4E更大规模的定制化，SK海力士打算升级制造工艺，基础裸片将采用台积电的3nm，同时DRAM芯片也迭代至1cnm，与三星处于同一水平。其实台积电在去年12月就公布了自己的定制HBM4E设计，名为“C-HBM4E”，基础裸片就是采用3nm，准确来说是基于该制程节点的N3P。

按照台积电的说法，C-HBM4E的基础裸片工作电压将进一步降低，从HBM4基础裸片的0.8V降至0.75V，不仅有助于减少整体系统功耗，也为未来更大规模的AI集群部署提供了更优的热管理条件。相比于HBM3E，预计C-HBM4E基础裸片的能效是其2倍。

考虑到台积电已经有这方面的考虑，SK海力士在自己的HBM4E基础裸片上选择3nm并不是什么问题。

据Business Korea报道，4nm基础裸片搭配1cnm DRAM芯片让三星尝到了甜头，使其远远领先于SK海力士用台积电5/12nm基础裸片搭配1bnm DRAM芯片的组合。三星计划在HBM4E采用2nm工艺制造基础裸片，提高能效、散热管理和面积利用率，进一步扩大竞争优势。

目前行业其他主要参与者逐渐把重点放在了定制型HBM4E上，将其视为下一个竞争焦点。台积电打算采用3nm工艺制造下一代基础裸片，而三星主动将基础裸片提升至2nm工艺，以保持领先。随着定制HBM时代的到来，三星在HBM领域的竞争优势似乎变得更加明显。

三星自身拥有代工厂，比起要寻求台积电帮助的SK海力士和美光，预计会从内部生产中获得潜在的成本优势，而且产能分配上也更为灵活。正是由于基础裸片转换到代工厂将对HBM产品带来成本压力，美光推迟到HBM4E才转成台积电，目前在HBM4已经遇到一些困难。

据TrendForce报道，三星打算今年率先推出经过改进的供电传输架构，为今年内HBM4E的量产做好准备。该设计包括对内部供电网络进行分割和重新分配，实际上相当于进行了一次结构上的全面改造。

供电传输正逐渐成为新一代HBM的瓶颈，一个高效且结构良好的供电传输网络已经成为HBM面临的关键挑战。三星的相关资料指出，从HBM4升级至HBM4E后，供电凸点的数量将从13682个增加至14457个，这要求在相同的空间内实现更细、更密集的布线。这么做会导致电流密度和电阻上升，进而出现更明显的电压压降现象，也就是电压在供电传输过程中出现衰减。由此产生的热量会进一步增加电阻，加剧这一循环，最终可能出现性能下降甚至电路故障。

三星表示，目前HBM设计存在结构缺陷，包括过于复杂的布线以及高度集中的电路布局。为此三星提出供电网络分割方案，通过拆分供电模块、分割上层布线等方式，提供更直接、高效的电路布局，并最大限度地减少供电凸点到用电端不必要的迂回。

按照三星的说法，在新的设计下，HBM4E的金属电路缺陷率相比HBM4降低了97%，同时电压压降情况改善了41%，从而实现了更高的运行速度，并提升了芯片整体的可靠性。

据TrendForce报道，从HBM4时代开始，基础裸片（Base Die）的生产将逐步转移到台积电（TSMC）这样的代工厂，以解决高性能计算中的热量、信号延迟和能效问题。到了HBM4E时代，定制解决方案将会变得更加丰富且深入。最近台积电就公布自己的定制HBM4E设计，名为“C-HBM4E”，其中还直接集成了内存控制器。

HBM4采用N5和N12FFC+工艺制造的基础裸片，分别面向高性能及主流市场，相比于HBM3E的基础裸片，工作电压从1.1V降至0.8V，预计能效是原来的1.5倍。C-HBM4E的基础裸片采用了更为先进的N3P工艺，工作电压进一步降低，从HBM4基础裸片的0.8V降至0.75V，不仅有助于减少整体系统功耗，也为未来更大规模的AI集群部署提供了更优的热管理条件。相比于HBM3E，预计C-HBM4E基础裸片的能效是其2倍。

目前HBM市场的领导者SK海力士很早就宣布与台积电合作，双方共同开发HBM4产品，主要供应英伟达和谷歌。到了HBM4E，美光也将转向台积电代工，在2027年的HBM4E同时提供行业标准型和客户定制型两种解决方案。

据TrendForce报道，新一代AI加速器中首次采用定制HBM，均为基于HBM4的设计，以提升性能，降低延迟。到了HBM4E，有望从标准化产品转向更多的定制解决方案，其中核心部件将根据客户的需求进行定制，这种转变有可能成为影响供应商竞争的一个重要因素。

目前三星和SK海力士都计划在2026年上半年完成HBM4E的开发，而搭载HBM4E的AI加速器将于2027年上市。因此还需要在2026年下半年完成质量验证，为此三星和SK海力士正在加快HBM4E的开发速度，以免出现延误。

所谓的定制设计，意思是HBM基础裸片（Base Die）可以根据特定客户的要求来进行设计和制造。能进入定制HBM领域，意味着DRAM厂商需要强大的设计能力和先进的生产工艺，以快速响应客户需求。

从HBM4开始，三星就开始利用自家的代工厂生产基础裸片，这可能是其获得优势的基础。虽然SK海力士也是从HBM4开始将基础裸片的生产转移到代工厂，不过其选择与台积电合作，双方共同开发HBM产品。相比之下，美光出于成本方面的考虑，HBM4仍然采用DRAM工艺生产基础裸片，打算推迟到HBM4E才转换到台积电负责生产。

有分析人士表示，HBM4E有望在两年内成为HBM市场的主导产品，预计2027年将占据约40%的市场份额。

据TomsHardware报道，美光确认HBM4的基础裸片（Base Die）仍然采用内部CMOS工艺，直到HBM4E才转向台积电（TSMC）代工。美光的目标是在2027年推出HBM4E，同时提供行业标准型和客户定制型两种解决方案，后者能带来更高的毛利率。

要知道竞争对手三星和SK海力士都计划在HBM4时代开始，将基础裸片的生产转移到代工厂，以解决高性能计算中的热量、信号延迟和能效问题。其中SK海力士最为积极，很早就宣布与台积电合作，双方共同开发HBM产品。相比之下，美光的态度更为谨慎，这主要是出于成本方面的考虑。不过外界担心，晚一代产品才转换到台积电，有可能让美光失去竞争优势。

另外美光也确认了有客户对HBM4提出了更高的速度要求，从JEDEC规范的8Gb/s提高到10Gb/s，而美光已经向客户提供了速度达到11Gb/s的样品。美光的这番发言也回应了之前的市场传言，即英伟达向HBM4供应商提出了新的要求。

美光总裁兼首席执行官Sanjay Mehrotra表示：“HBM4E将带来存储器业务的范式转变，采用了台积电先进的逻辑代工制造工艺，为某些客户定制逻辑基础芯片。我们预计这种定制功能将推动美光财务业绩的改善。”

暂时还不清楚美光的基础芯片设计，除了基本的功能外，可能还会有增强的缓存、为特定应用程序（AI、HPC、网络等）量身定制的自定义接口协议、内存到内存传输功能、可变接口宽度、高级电压缩放和供电控制，以及自定义ECC和/或安全性算法等。由于涉及到标准方面的问题，尚不清楚JEDEC标准是否支持此类定制。

美光表示HBM4E的开发工作顺利，已经与多个客户进行合作，可以预期会采用不同的基础芯片和配置，实现可定制设计。同时美光的HBM4E可能还支持Marvell的定制HBM计算架构，以便更好地定制各种XPU和HBM解决方案。

此外，美光的HBM4将采用1bnm（第五代10nm级别）工艺制造，预计用于英伟达Rubin和AMD Instinct MI400系列GPU，不过竞争对手SK海力士和三星都更倾向于采用更为先进的1cnm（第六代10nm级别）工艺。

相比之下，三星和美光使用的是TC NCF技术，需要高温高压将材料固化再熔化，然后进行清洗。这个过程涉及2-3个步骤，而MR-RUF技术可以在不需要清洗的情况下一步完成整个过程。根据SK海力士的说法，MR-RUF的导热系数大约是TC NCF的两倍，显著影响了生产速度和产量。从目前的市场占有率来看，SK海力士的说法似乎非常有说服力。

传闻JEDEC固态存储协会可能会放宽HBM4在高度方面的要求，也就是最高的720微米的限制，将12层及16层垂直堆叠的HBM4高度放宽至775微米，这意味着存储器制造商可以在现有的键合技术中实现16层堆叠，无需转向新的混合键合技术。

SK海力士透露，在未来的芯片堆叠中，将消除凸块，并使用特殊材料填充和连接芯片。这种材料类似于液体或胶水，将提供散热和芯片保护，从而实现更薄的整体芯片堆栈。SK海力士非常地乐观，认为混合键合技术有可能在不超过775微米的情况下实现20层以上的堆叠，不需要转向新的工艺。

据Wccftech报道，为了将HBM4E的性能提升到一个新的水平，SK海力士计划推出一种能够实现计算、缓存和网络内存等多种功能的HBM类型。现阶段这只是一个概念，为了实现这一目标，SK海力士已开始着手半导体设计工作，比如打算将存储控制器安装在HBM结构的基础芯片上。

SK海力士希望通过新计划，为多用途HBM解决方案奠定基础。虽然暂时无法判断这种偏离业界传统的做法会对高性能计算市场产生多大影响，但是性能提升基本是可以确定的。这与HBM技术的封装结构有很大关系，由于采用单一的单元，不仅可以确保更快的信号传输速度，而且结构间隙将大大减少，从而提升功率效率。

现在的HBM市场比以往任何时候都要激烈，SK海力士面临着更大的竞争压力。与台积电的结盟大大增强了SK海力士在HBM产品上的开发实力，最大限度地确保领先于三星和美光等竞争对手，并推动着HBM产业的持续创新。

虽然距离HBM4投产还有两年的时间，不过SK海力士已经在加速推进第七代HBM产品的开发工作。据etnews报道，SK海力士HBM先进技术团队负责人Kim Kwi-wook在近日举行的“IMW 2024”活动上分享了下一代HBM的发展方向，表示当前HBM技术已达到新的水平，同时代际更迭周期也在加快，从HBM3E开始，由以往的两年变成了一年。

行业对于高带宽存储器的高需求迫使SK海力士将HBM项目提速，预计首批12层堆叠的HBM4最快会在明年下半年到来，到2026年还会有16层堆叠的产品，不但会利用MR-MUF技术，同时还会往更为定制化的方向发展，而HBM4E最早会在2026年出现。这是SK海力士首次提及HBM4E，确认了新标准的存在，传闻带宽将是上一代产品的1.4倍。