据TomsHardware报道，台积电正在逐步提高Fab 21晶圆厂的产量，最近已经开始生产Ryzen 9000系列处理器所使用的小芯片，另外还有苹果用于Apple Watch的S9芯片。加上之前的A16 Bionic，已知Fab 21晶圆厂至少生产三种芯片，均采用N4或N4P工艺制造。

Fab 21项目的一期工程初期投入120亿美元，选择了4/5nm工艺的生产线，按计划就是在2025年上半年投产；二期工程原计划选择3nm工艺的生产线，后来又推进至2nm工艺，预计在2028年投产，前两期工程加起来的总产能为每月5万片晶圆；新增三期工程将采用2nm或更先进的制程技术，预计2030年之前投产。

有消息指出，Fab 21项目的一期工程的1A阶段所有工具都已安装并用于制造芯片，月产能为1万片晶圆，但是1B阶段“面临工具瓶颈”。这并不一定意味着延迟，因为可能有些设备会提前安装，但其他设备可能会延迟安装，对月产能或许会有些影响。据了解，1B阶段的月产能为1.4万片晶圆。

Fab 21晶圆厂遇到的最大问题仍然是人手不足，虽然目标是优先本地招聘，但是台积电内部从中国台湾调去了数百人支援。

据TomsHardware报道，苹果A系列芯片的晶体管数量一直在增长，从A7的10亿个，到现在A18 Pro的200亿个，是原来的20倍。内核数量和功能也在增加，A7的CPU具有2个内核，还有一个4核心GPU，而A18 Pro则具有2个性能核和4个能效核，搭配一个6核心GPU，另外还加入了一个16核心的NPU。

从A7到A18 Pro，制造工艺遵循28nm→20nm→16nm/14nm→10nm→7nm→5nm→3nm的路线推进，不过A系列芯片的面积相对保持稳定，一直在80至125mm2之间。相比于28nm到20nm早期的制程节点，现在5nm到3nm的晶体管密度提升明显减缓了，密度提升最明显的使A11（10nm）和A12（7nm），分别提高了86%和69%。晶体管密度提升速度减慢，最主要原因是SRAM扩展减速。

形成明显对比的是，近年来先进工艺订单价格的暴涨。根据统计数据显示，A7使用的28nm晶圆价格为5000美元，现在的A18系列的3nm晶圆已涨至1.8万美元，每mm2的成本从0.07美元涨至0.25美元。另外一个难题是性能提升速度放缓，新架构带来的IPC提升变得更加困难，不过值得欣慰的是，苹果成功地保持了每一代产品的每瓦性能提升。

据Wccftech报道，目前苹果大概占据了台积电25.2%的总收入，而近两年因人工智能（AI）蓬勃发展混得风生水起的英伟达大概为10.1%，但是情况可能会在2025年发生变化。有分析师预测，随着英伟达业务的进一步扩张，有可能取代苹果，晋升为台积电最大客户。

研究机构预计2025年英伟达将占台积电总收入的20%，相比2024年翻了一倍。英伟达最终的贡献还要看自己客户的下单情况，如果继续提升订单量，那么就有机会超越苹果。相比之下，苹果的订单比较稳定，如果能继续保持，理论上还是能占据上风，继续坐在头把交椅。

随着专门针对AI特定任务打造的芯片出现强劲增长，台积电未来两到三年的业绩会继续提升。预计到2025年末，市场上大多数AI芯片都将采用台积电3nm工艺制造，这将继续提高制造商晶圆的平均售价，有助于台积电在2026年实现利润增长。

据TrendForce报道，有业内人士透露，台积电已开始在Fab 20晶圆厂建造第一条2nm生产线，早期阶段的目标月产能为3000至3500片晶圆。台积电还制定了详尽的计划，预计2025年底，月产能将爬升至50000片以上，到2026年底，继续提高到125000至130000片晶圆。

如果按生产地点划分，中国台湾北部（新竹宝山）的晶圆厂2025年底的月产能为20000至25000片晶圆，2027年初达到60000至65000片晶圆。与此同时，南部（高雄楠梓）的晶圆厂预计到2025年底，月产能达到25000至30000片晶圆，2027年初达到60000至65000片晶圆。

台积电董事长兼首席执行官魏哲家在去年10月时曾表示，未来五年内台积电有望实现连续、健康的增长，客户对于2nm的询问多于3nm，看起来更受客户的欢迎。2nm不但能复制3nm的成功，甚至有超越的势头。据了解，苹果和AMD将很可能成为台积电2nm工艺的首批客户。

上个月在IEDM 2024上，台积电分享了基于2nm制程节点的N2工艺更多细节。N2工艺在相同运行电压下，功耗降低24%至35%，或提高15%的性能，同时晶体管密度是3nm制程节点的1.15倍，提升来自于GAA晶体管架构和N2 NanoFlex DTCO，可以更好地平衡性能和能效。

据TrendForce报道，台积电将在今年提高先进工艺节点的定价，涨幅在5%至10%之间。晶圆制造成本上升及产能供应紧张促使台积电作出涨价的决定，涨价的方式除了直接提价，也可能选择减少折扣实现。

去年台积电董事长兼首席执行官魏哲家曾直言，台积电没有竞争对手，几乎全球的人工智能（AI）和高性能计算（HPC）芯片都出自台积电。同时还明确表示，虽然市场都说台积电报价高，但以客户拿到的芯片来看，台积电价格和晶圆就是比别人要好，因此还有上调空间，希望能很快调涨。英伟达创始人兼首席执行官黄仁勋也曾表态，全力支持台积电提价。

此前有分析师在台积电的财报电话会议上，对台积电的定价策略提出了质疑。魏哲家回应称，台积电并未对所有产品采用统一定价，同时强调台积电专注于前沿半导体技术的开发，与客户展开了紧密的合作，在定价和产能方面支持对方的需求，并非单方面的选择。

据Wccftech报道，无论三星还是高通，都希望第二代骁龙8至尊版可以执行双代工厂策略，前者急需先进工艺订单提升业绩，后者则需要降低成本。很遗憾的是，虽然三星很努力地提升良品率，但是还远远不够，随着芯片生产时间表提上日程，高通别无选择，只能继续在台积电下单，预计台积电N3P工艺独占第二代骁龙8至尊版的订单。

失去第二代骁龙8至尊版订单可能不是三星晶圆代工业务遭受的唯一打击，传闻还失去了骁龙8s至尊版的订单，这款次旗舰芯片估计很快也会和消费者见面。结合过去几个月的情况，三星晶圆代工部门在内部管理上可能存在较大问题，一时半会儿不一定能解决。

N3P属于台积电第三代3nm工艺，2024年下半年就已进入大规模量产阶段。经过了N3B和N3E两代3nm工艺量产初期的挣扎后，台积电的3nm制程节点已逐渐步入正轨，显然效率提升了许多。在高通看来，稳定的产量和良品率对于旗舰芯片的生产至关重要。

据相关媒体报道，韩国政府正在考虑成立一家由政府出资并主导的晶圆代工厂，暂定名为“韩国半导体制造公司（KSMC）”，预计投资20万亿韩元（约合136.9亿美元/人民币1000亿元），到2045年将产生300万亿韩元的经济效益。该计划最大问题是，这样的投资规模是否足够，另外未来是否能够开发出先进的半导体制造技术，并从客户那里获得足够的订单来实现盈利。此外，除了半导体制造商，韩国还需要更多芯片设计公司和软件开发商支持。

韩国的行业专家和学者在韩国国家工程院主办的研讨会上提出了这一倡议，该计划旨在解决缺乏成熟工艺技术的情况下，过度依赖三星10nm以下先进制程节点等产业结构性弱点。由于韩国在半导体制造上缺乏多样性，三星先进制程工艺节点开发的问题导致了当地较小的系统半导体公司难以发展。反观中国台湾地区，除了台积电，还有联华电子和世界先进等专注于成熟或者专业工艺制程的晶圆代工厂，与台积电的先进工艺技术相辅相成。

韩国是世界上最大的存储器制造国，但是在逻辑芯片制造和芯片设计方面远远落后于中国台湾地区，这种情况在过去几年没有任何好转。随着世界各地逐渐加大对半导体行业的投资，韩国面临的主要挑战包括与国际竞争对手的技术差距扩大、投资吸引力不足、无晶圆厂企业增长乏力、人才短缺以及限制性法规等问题，为了维持韩国在世界半导体领域的地位，有必要解决这些问题。

韩国的计划是从中国台湾的半导体生态系统中获得了灵感，希望可以复制这一成功，为较小的公司提供资源，与三星和SK海力士等行业巨头一起成长。有提议称，可以将三星的旧晶圆厂改为传统工艺技术，作为KSMC的启动方案，并提供补贴和税收抵免等财政激励措施。

据TrendForce报道，台积电已经为适配FOPLP封装的基板设定了初步规格，更倾向于300mm x 300mm，而不是之前所说的515mm x 510mm。台积电正在与设备供应商展开密切合作，最早在2026年建立小型生产线，并从2027年开始逐渐扩大规模。

台积电最初偏爱515mm x 510 mm的矩形基板在于拥有一定的成本优势，而且可以支持最大标线，问题是更大的尺寸会让翘曲问题加剧，还会导致运输和封装过程过渡期间有更高的损坏风险。为此台积电选择从300mm x 300mm开始，随着未来技术的进步，再逐步增加封装基板的尺寸。

台积电的3D Fabric系统集成平台对先进封装进行了分类，包括了三个部分，分别是用于3D芯片堆叠技术的前端封装SoIC、以及用于后端先进封装的CoWoS和InFO系列，其中基于FOWLP（扇出晶圆级封装）的InFO封装在2016年首次应用于iPhone 7的A10处理器。

近年来又发展出了FOPLP技术，提供了单位成本更低的封装，客户也被更具成本效益的解决方案所吸引，从而导致需求不断上升。

据TrendForce报道，从2025年开始，那些专注于传统制程节点的中国台湾代工厂，包括联华电子（UMC）和台积电附属公司世界先进（VIS）在内，将面临越来越大的折旧压力。

有消息人士透露，明年联华电子的折旧成本预计会比今年增长20%以上，可能会创下新高。今年第三季度，联华电子的折旧费用就已达到3.69亿美元，创下了过去六年的新高，今年前三个季度的累计折旧费用达到了约10亿美元，同比增长18%，预计全年接近14亿美元，明年则会飙升至接近17亿美元，将给运营带来巨大的压力。

世界先进在今年6月宣布，与恩智浦半导体（NXP）成立合资公司，在新加坡建造一座12英寸晶圆厂。建设工程已经从2024年下半年开始，预计2027年量产，初始投资金额为78亿美元。这座晶圆厂的折旧则从2026年开始，预计2026年至2027年也会大幅度增加，让世界先进面临运营压力。

得益于替代政策，中国大陆的晶圆厂从2025年开始大部分成熟制程节点的产能都会增长。到2025年，全球前十成熟工艺代工厂的产能预计增长6%，加上价格下行，压力将持续存在。

据TrendForce报道，目前台积电在日本首座晶圆厂（Fab 1）已进入大规模生产准备的最后阶段，而且收获了首批订单，来自于索尼集团和电装公司。JASM的总裁Yuichi Horita表示，该座晶圆厂能提供与台积电在中国台湾生产线的相同质量。

新工厂计划每月产量为55,000片晶圆，以22/28nm和12/16nm工艺为主。Fab 2目前正在规划中，计划2025年第一季度开始建设，2027年底开始运营，重点在于6/7nm工艺。未来Fab1和Fab 2两座晶圆厂合计月产能将超过10万片12英寸晶圆，生产面向汽车、工业、消费和高性能计算（HPC）相关领域的芯片。

为了确保Fab 1和Fab 2的顺利量产，JASM在当地雇用了3400多名员工。同时JASM还将努力加强本地供应链建设，目前有45%的元件从日本国内采购，预计2026年提高到50%，目标2030年进一步提高至60%。此外，Fab3也在安排当中，不过可能要等到2030年之后。

据TrendForce报道，台积电积极扩充CoWoS封装产能，以满足市场的需求，多个项目正在同步进行，包括：台积电已经收购了群创光电的位于中国台湾台南的工厂（AP8），计划在2025年末开始小规模生产；北部的新建AP6B已于12月3日获得了使用许可；今年5月开工的嘉义工厂建设进度加快，框架已初具规模；台中的AP5B预计2025年上半年开始运营。

目前台积电的CoWoS封装产能大概在每月3.5万片晶圆，约占总收入的7%到9%。预计到2025年末，月产能将提升至每月7万片晶圆，贡献超过10%的收入。到了2026年末，月产能将进一步扩大，提高至超过每月9万片晶圆。根据统计数字，从2022年至2026年，台积电CoWoS封装产能大概以50%的复合年增长率（CAGR）增长。

值得注意的是，AP8的建筑面积可支持每月4万片到5万片晶圆的生产能力。理论上，台积电全部用于CoWoS封装生产可以继续拉高产能，不过大概率不会这么做。预计这里会是一座综合体，将为SoIC（系统集成芯片）、CPO（协同封装光学器件）和FoPLP（扇出面板级封装）合理分配空间和产能。

据TomsHardware报道，台积电承诺N2工艺可以在相同运行电压下，将功耗降低24%至35%，或者提高15%的性能，同时晶体管密度是3nm制程节点的1.15倍，这些优势绝大部分都是来自于GAA晶体管架构和N2 NanoFlex DTCO，可以更好地平衡性能和能效。

增加的N2 NanoFlex DTCO使得芯片设计人员能够开发面积最小、能效更高的紧凑单元，或者为实现最高性能而优化的极限单元。该技术还包括六个电压阈值（6-Vt），跨越200mV范围，使用了台积电第三代基于n型和p型偶极的第三代偶极集成技术，为高逻辑密度的节能芯片设计增加了额外的灵活性。

N2在工艺和器件上的创新不仅提高了晶体管驱动电流，还降低了有效电容，从而提升能效表现，这些改进使得n型和p型纳米片晶体管的I/CV速度分别提高了约70%和110%。比起FinFET，N2的纳米片晶体管在0.5V至0.6V的电压范围内提供了更好的每瓦性能，将频率提高了约20%，并在0.5V工作时将待机功耗降低了约75%。N2工艺还通过全新的中段制程（ MOL）和后段制程（BEOL）等布线，降低了20%的电阻并提高性能效率。

此外，新技术带来的另外一个直接优势是SRAM单元的可扩展性。N2所采用的HD SRAM位单元尺寸已缩小到约0.0175μm²，从而使SRAM密度达到38Mb/mm²，这是创纪录的SRAM密度。同时台积电还成功地降低了功耗，让SRAM读写变得更为稳定。

张忠谋表示，英特尔的最大问题是“缺乏新战略”，前首席执行官帕特-基尔辛格（Pat Gelsinger）决定优先进军晶圆代工服务，而忽视了人工智能（AI）领域的机会，这是一个战略失误。虽然英特尔正努力制定新战略，但是由于下一任首席执行官人选还没有确定，加上财务方面出现问题，使其处于一个不稳定的状态。

对于三星，张忠谋指出最大的问题是其内部受到了技术方面的困扰，同时韩国当地一些不稳定的条件不利于公司的运营。张忠谋还谈及与三星前董事长李健熙在上世纪80年代末的一些故事，当时对方建议台积电在存储领域与三星合作，而不是寻求独立投资。回顾历史，张忠谋引用了一句英国谚语“Better the devil you know than the devil you don't”，认为如果选择与三星合作，结果可能对台积电不利。

目前所有市场指标都表明，晶圆代工领域的现在和未来一段时间内都将属于台积电，正朝着进一步垄断的方向迈进。

据Wccftech报道，2nm工艺将逐渐从试产过渡到小批量出货，不久会发送给客户。按照台积电的计划，2nm工艺将于2025年进入大规模生产阶段，而且有着高于3nm的市场需求，不但能复制3nm的成功，甚至有超越的势头。不过2nm有着更高的成本，看起来这是台积电在下一个制程节点需要解决的唯一变量。

根据之前的评估，每块2nm晶圆的定价将超过3万美元。为了帮助客户降低成本，台积电将在2nm制程节点提供一种名为“CyberShuttle”的服务，允许客户在同一片测试晶圆评估芯片。CyberShuttle也可以认为是晶圆共享服务，一方面节省客户大量的设计和掩模成本，另一方面加快了测试生产的速度。不过暂时还不清楚具体的做法，以及成本降低的幅度是多少。

考虑到市场对于2nm工艺的需求，以及高昂的成本，这些节约成本的措施是有必要的。如果台积电有办法减少不必要的成本，甚至能将这项服务扩展到3nm制程节点，那么将大大提升生产效率，而且为自己和客户节省大量支出。

据Wccftech报道，台积电已经对2nm工艺进行了试产，良品率超过了60%。起步阶段就有这么高的良品率，效果超出了大家的预期，而且还有很大的上升空间，台积电可能会以更快的速度完成挑战，将良品率提升至70%以上，为2nm工艺大规模量产留出足够的时间。

台积电董事长兼首席执行官魏哲家在今年10月时曾表示，未来五年内台积电有望实现连续、健康的增长，客户对于2nm的询问多于3nm，看起来更受客户的欢迎。2nm不但能复制3nm的成功，甚至有超越的势头。

为了应对市场对2nm工艺技术的强劲需求，台积电持续对该制程节点进行投资，不但加快了2nm产线的建设，并进一步扩大了产能规划。预计台积电2025年资本支出将再次飙升，达到340亿至380亿美元之间，有机会超过2022年创造的362.9亿美元峰值。

台积电计划N2工艺于2025年下半年进入量产阶段，客户最快在2026年前就能收到首批采用N2工艺制造的芯片，首个客户预计是苹果。