为了在半导体工艺上赶上台积电，三星在3nm制程节点引入了全新的GAAFET全环绕栅极晶体管工艺，分为早期的3GAE以及3GAP。虽然在今年上半年已成功流片，但由于技术难度较高，第一代3nm工艺已推迟到2022年上半年量产，第二代3nm工艺将会在2023年量产。MBCFET多桥-通道场效应晶体管工艺是GAAFET工艺的全新形式，不但保留了GAAFET工艺的优点，而且兼容之前的FinFET工艺技术，新版技术路线图中的2nm制程节点（MBCFET）将于2025投入生产。

三星表示，与原来的5nm工艺相比，首个采用采用MBCFET工艺的3nm GAA制程节点的芯片面积减少了35%，性能提高30%或功耗降低50%。除了功耗、性能和面积（PPA）上的改进，随着制程技术成熟，3nm工艺的良品率将会接近4nm工艺。竞争对手之一的英特尔在Intel 7/4/3制程节点仍依赖FinFET，最早会在2024年才转向新型晶体管（称为RibbonFET）。另一个竞争对手台积电在N4和N3制程节点仍使用FinFET，要到N2制程节点才引入GAA工艺，大概会在2024年投入生产。

除此以外，三星还介绍了用于CIS、DDI、MCU的17LPV工艺，即Low Power Value的17nm工艺。这是28nm工艺的演进版，在28nm工艺基础上加入了14nm工艺使用的FinFET工艺技术，以相对低成本享受到新的技术优势。与原来的28nm工艺相比，芯片面积可减少43%，性能提高39%或功耗降低49%。

此外，晶体管的结构使得设计人员可以通过调节晶体管通道的宽度来精确地对其进行调整，以实现高性能或低功耗。较宽的薄片可以在更高的功率下实现更高的性能，而较薄/较窄的薄片可以降低功耗和性能。虽然距离采用GAAFET工艺投入批量生产还有一段时间，其改进型工艺也还在路上，但更新的CasFET工艺已经露面了。

据TomsHardware报道，普渡大学的研究人员正在硅基半导体上努力，这种名为CasFET工艺的新型晶体管可以实现更低的开关电压、更低的功耗和更高的密度设计。研究人员表示，在过去八年的时间里，晶体管遇到了很多挑战，更新速度也减缓了，使得新的处理器在设计和制造上越来越困难。

图：普渡大学共享的CasFET工艺设计

CasFET工艺可能是晶体管发展里的下一步，超晶格层是具有突破性的新设计，部署在垂直于晶体管传输方向，可以促进晶体管进一步小型化，允许更精细的电压控制。目前研究团队正在开发第一个采用CasFET工艺的晶体管原型，处于整体结构赫尔材料的设计阶段，希望可以在成本、材料可用性、性能和晶体管制造升级便利性上找到平衡点。这项工作似乎已看到曙光，普渡大学已经向美国专利和商标局申请了专利保护。

另外据DigiTimes报道，三星也在3nm制程节点上也遇到了问题，同样面临延迟的情况。不少人认为台积电有可能利用这一机会，进一步拉开与三星之间的差距，巩固领先优势。据了解，目前三星3nm GAA工艺仍面临漏电等技术问题，性能和成本可能也不如台积电的3nm FinFET工艺，生产时间也可能会推迟。

三星在2020年宣布攻克了3nm制程节点的关键技术GAAFET全环绕栅极晶体管工艺，预计会在2022年正式推出新工艺，并在今年3月份的IEEE国际集成电路会议上，介绍了该工艺的相关细节。

不过据SemiAnalysis报道，采用了新技术的3GAE工艺节点似乎没那么顺利，批量生产推迟到了2024年。如果情况属实，这意味着三星在制造工艺上会继续落后于台积电（TSMC）。得益于新材料和新技术的运用，按照台积电的规划，2024年会将2nm工艺投入生产。

目前英特尔在10nm以下工艺的研发工作进展缓慢，早已落后于台积电和三星，短时间内也难以赶上。三星被视为最有机会赶上台积电的半导体制造厂商，特别是在3nm工艺节点上，比台积电更早引入GAAFET全环绕栅极晶体管工艺（台积电要到2nm工艺才会应用），被认为是赶超的关键。