根据InstLatX64的测试，采用Zen 5架构的AMD锐龙9000系列处理器在AVX-512负载中并不会出现频率大幅度下降和功率大增的情况，锐龙9 9950X在使用AVX-512负载时，CPU主频会从5700MHz降低至5300MHz，大概降低了10%，而在Intel旧的Skylake-X上使用AVX-512通常会导致频率大幅下降，当然这情况在Rocket Lake以及Ice Lake之后的处理器上就不在出现了，甚至在12代酷睿之后的消费级产品AVX-512甚至都没了。

AMD Zen 5架构处理器有四个用于AVX-512的全宽512位执行单元，而旧的Zen 4架构则使用两个AVX-256单元来执行512位指令，这使得Zen 5执行这类指令非常高效，但这设计确实增大了芯片面积。此外，款数据路径本身就很耗电，因此锐龙9000处理器在执行AVX-512指令时会消耗多多少电还有待观察。

对于高性能台式机、工作站和服务器通常用于处理器来自AI和HPC领域的各种矢量工作负载，因此AMD设计用于台式机和服务器的Zen 5架构时，完整的AVX-512算力非常重要，但对于移动处理器来说就不是这样了，tomshardware表示用与移动处理器的Strix Point其实和Zen 4一样用两个AVX-256单元来执行AVX-512指令。

虽然同是Zen 5架构但使用两种不同的方法实现AVX-512可能会让开发者和用户感到困惑，但AMD通过这样的设计让Strix Point核心变得更加紧凑，从而可塞下更多的核心，而更多的核心可为用户带来更高的AVX-512性能。

今天英特尔发布了新的高级性能扩展指令集（APX），并披露了AVX10指令集架构，这将首次让P-Core和E-Core同时支持AVX-512指令集，解决了Alder Lake和Raptor Lake上遇到的问题。其具备AVX-512指令集的所有功能，适用于具有256位和512位矢量寄存器的处理器。AVX10指令集架构并不支持当前一代处理器，而是用于未来的芯片，面向消费端和服务器处理器。

作为全新高级性能扩展指令集的一部分，AVX10指令集架构提供了：

可选512-bit FP/int

128/256-bit FP/int

32个矢量寄存器

8个掩码寄存器

256/512-bit嵌入式舍入

嵌入式广播

Scalar/SSE/AVX "promotions"

本地媒体添加

HPC新增功能

Gather/Scatter

Transcendental support

Version-based enumeration

支持P-Core和E-Core

AVX10指令集架构有两个版本，分别为AVX10.1和AVX10.2，前者只支持P-Core，后者增加了对E-Core的支持，其中还包括256位矢量长度和其他新功能。简单来说，P-Core可以使用512位矢量长度运行，而E-Core以256位模拟运行，类似于Arm的SVE（可伸缩矢量扩展）指令集。

英特尔将会从Granite Rapids开始支持AVX10指令集架构首个版本，也就是AVX10.1，标志着开始从AVX-512向AVX10过渡。

英特尔仅在至强处理器上保留了支持，在消费级市场上，最新的Raptor Lake也不支持AVX-512。反观竞争对手AMD，基于Zen 4架构的Ryzen 7000系列则完全支持AVX-512指令集，使其在某些特定工作负载中有更好的性能表现，比如PlayStation 3模拟器RPCS3这样的应用程序里有更明显的优势。

近日有网友透露，英特尔正计划在消费级处理器上重新支持AVX-512指令集，不过需要花一些时间，寻找一种合适的方法引入。传闻英特尔出于一些支持方面的限制原因，无法提供完整支持，可能因此进行改名，比如名为“AVX-256 Plus”。

有消息称，英特尔下一代Crestmont架构，也就是用于Meteor Lake和Sierra Forest芯片内的能效核，并不支持AVX-512指令集，要等到再下一代的Skymont架构能效核才提供支持，也就是Arrow Lake所使用的能效核。不过英特尔还有其他的可能性，就是禁用能效核时，就能启用对AVX-512指令集的支持，这与Alder Lake最早时的情况是一样的。

到目前为止，AVX-512指令对于传统的PC游戏是没太大作用的，但对于PS3模拟器来说，支持AVX-512的CPU所具备的大型文件寄存器、数据级并行性和LLVM编译器是相当有用的，因为你需要模拟Cell处理器时就需要这些东西，LVVM编译器会自动选择可能的最佳代码路径，AVX-512还添加了新的掩码寄存器，可以选择与EVEX编码指令一起使用。

索尼的PS3用的是IBM的Cell处理器，该CPU拥有一个Power内核和八个协处理器，采用顺序执行和128位SIMD的专有指令集架构，因为通用性问题后续就没有游戏主机厂采用这种架构的处理器了，它多核多线程和数据级并行性的特性非常适合高性能计算领域，也适合编码、加密等工作，甚至是游戏领域，但想利用好的话学习成本很高，对于游戏厂商来说还得考虑多平台兼容的问题，这也是为什么索尼和微软现在的主机都采用x86架构CPU的原因。

其实现在用Core i9-12900K使用RPCS3模拟器即使不用AVX-512也能达到每秒120帧以上，听上去这AVX-512补丁可有可无，但目前支持AVX-512的处理器性能大多都比Core i9-12900K低，对于它们来说性能提升30%效果还是相当明显的，而且未来AMD的锐龙7000处理器也会加入对AVX-512指令的支持。

结果就是首发的时候所有板厂的Z690都可以通过关闭E-Core来开启AVX-512，这显然让Intel很不满，他们在新固件中已经把AVX-512禁用了，实际上现在许多B660都无法启用AVX-512，但对于Z690来说，用户可以通过刷旧的BIOS绕开这一限制，要彻底解决这问题，Intel决定从硬件上下手，他们告诉TomsHardware，他们没有在早期的Alder Lake在硬件上禁用AVX-512，但Intel计划在未来的Alder Lake从硬件上彻底屏蔽AVX-512。

如果从硬件上切割的话，无论板厂想用什么方法绕开固件的限制都无法再启用AVX-512了，如果想用Intel最新的处理器并启用AVX-512的话，你就只能选择昂贵的Xeon，有趣的是，传闻AMD准备在Zen 4架构上加入对AVX-512的支持，Intel反而把这指令从自家处理器上除去，这真是个有趣的现象。

我希望Intel回归基础：让他们的流程重新转起来，更关注常规的代码，而不是HPC或是其他什么没有意义的特殊情况。

我以前已经说过了，我现在再说一次：在x86的全盛时期，当Intel一路笑到银行，并杀死他们所有的竞争对手的时候，其他所有人在浮点负载上都绝对要比Intel做的好。Intel的浮点性能很差劲（相对而言），它也并不重要。

因为绝对没有人会在乎基准测试之外的东西。

AVX512现在——以及未来也大体如此。是的，你可以找到你需要的东西。但那些东西对卖机器的大局来说没有用。

另外AVX512有真正的缺点。我宁愿看到晶体管预算被用在其他更为相关的东西上。就算仍然是浮点性能（用在GPU上都比AVX512强）。或者就像AMD那样给我更多的核心（有良好的单线程性能，但没有AVX512这样的垃圾）。

我希望常规的整数代码能够利用完我的功耗限制，而不是什么夺走最高频率的AVX512功耗病毒（因为人们最后总是用它来做memcpy！），还夺走了核心数量（因为那些无用的垃圾单元占据了空间）。

是的，是的，我带有偏见。我绝对讨厌浮点的基准测试，我也知道其他人对此很关注。我只是觉得AVX512是绝对错误的东西。它是让我特别讨厌的东西。这是一个典型的用来说明Intel做错了的例子，部分原因来自于Intel增加了市场的碎片化。

停止使用特殊情况的垃圾，让所有人都关注的那些核心的共同东西尽其所能地运行。然后在旁边做一个基本够用的FPU，人们就很开心了。AVX2已经够用了。

是的，我脾气暴躁。

Linus

Intel在Skylake-Server架构中首次引入了AVX-512特性，但它并没有像之前引入AVX和AVX2那样顺利，因为在使用过程中，用户发现在AVX-512负载下，核心频率会有较大幅度的下降，让性能不升反降，Cloudflare的运维人员在两年前就已经对此做过详细的分析了。

图片来自于DeviantArt，有修改

正如Linus所说的，这些“魔法指令集”也让x86 CPU变得更为碎片化，程序优化变得越来越困难。而AVX-512在不少场景中是为了AI相关的应用所服务的，对传统应用的作用较小，Linus说的“AVX2够用”确实是目前的情况，更多的浮点运算交给对这方面更拿手的GPU去做才是正确的选择。

Sapphire Rapids是Intel计划于明年发布的新处理器平台，而Alder Lake则是继Rocket Lake之后的新桌面平台，它将会使用新的大小核混合技术，根据Intel的内核微架构路线图，它将会用上Golden Cove+Gracemont的组合。在GCC 11的编译选项中，Alder Lake支持MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, CLDEMOTE, PTWRITE, WAITPKG和SERIALIZE这些指令集。各位读者应该会注意到，相比较当前的Sunny Cove内核支持的指令集，它少了AVX-512相关的几个子集。

这种缺少指令集的情况已经在Lakefield上面出现了，Lakefield上面的小核心并不支持AVX指令集，为了避免程序运行错误，Intel直接屏蔽掉了大核的AVX指令集支持。而Alder Lake将会使用的Gracemont应该是扩宽了后端执行单元，添加了对AVX2的支持，但对于一个小核心来说，AVX-512的支持显然是过于臃肿，Intel并没有做上去，所以相应的，他们屏蔽掉了大核对AVX-512的支持。

AVX-512指令集的缺失会让Intel CPU失去AI运算方面的优势，这也是Intel宣传中一直引以为傲的特性。但从目前的情况来看，Alder Lake应该是“战不了未来”了。

Intel的AVX指令集已经出过两代，矢量位宽分别是128bit及256bit，Skylake处理器早先曝光时有提到支持AVX 3.2指令集，这个应该是第三代AVX指令集范畴了，不过skylake真正发布时已经砍掉了新的AVX指令集，还是AVX2级别，而且Intel也不再提AVX 3.x这个命名，新的指令集变成了AVX-512，是512位矢量位宽的，目前主要用在了Xeon Phi等服务器产品上，消费级还未支持AVX-512。（其实消费处理器通常也用不上这种指令集）

Intel今年还会有14nm Kabylake处理器，不过架构、工艺都没多大变化，明年下半年会推出10nm Cannonlake处理器。最近在一次LLVM编译器升级中，新的代码暗示Cannonlake处理器将会支持AVX-512指令集以及SHA指令集、UMIP指令集，这一点也为Intel员工Elena Demikhovsky确认。

在AVX指令集支持方面，AMD从Excavator架构开始支持AVX2指令集，算是追上了Intel的最新水平（指消费级处理器上），不过新一代的Zen架构处理器还是AVX2级别，256位宽矢量位宽，一旦Intel开始使用512位AVX指令集，AMD的Zen架构又要落伍Intel处理器了。

好在AMD还有点时间，Cannonlake处理器还要到明年下半年发布，AMD Zen架构之后还有改进型的Zen+架构，还有机会追赶。