美国劳伦斯伯克利国家实验室最先在《Science》期刊上发表文章《MoS2 transistors with 1-nanometer gate lengths》，阐述了碳纳米管一直是科技界中的冉冉新星，拥有特殊电气性能二备受重视，而1nm制程下的晶体管大小可能只是几个原子的大小，由中空结构、管壁厚度为一个碳原子的纳米碳管构成负责控制逻辑门中电子流动方向的栅极。配合上源极和漏极之间使用二硫化钼这种二维金属氧化物纳材料，它能够保持单层厚度结构，拥有比硅更低的介电常数，对电子具有更强的束缚力，可以有效防止短沟道以及量子隧穿效应带来的电子移动不受控制，从而导致晶体管无法处于关闭状态，无法形成有效的门电路。因此这个新型晶体管能够在更狭窄的晶体管间隔中有效控制电子流向，从而提高晶体管的性能以及单位面积晶体管密度。

虽然目前试验的1nm晶体管仅仅是作为栅极的碳纳米管是1nm，其沟道还是长达几十纳米，不过还是很多方法缩短沟道长度的，因此这项技术还是具有实用性。

不过1nm的工艺依然是处于实验室初期研发阶段，伯克利实验室尚未找到可行的大规模应用生产的方法，因此距离实际应用仍有一段很长的路要走，需要经历一段很长的技术攻关平台期。不过科学家们总算是找到了一个能够突破原有认知的半导体工艺物理极限的方法，对半导体制程提出了一个全新的方向，很可能会产生深远的影响。

　　这个问题还是交给人类的希望——IBM来解决吧，他们使用一种例子交换技术开发出了高密度碳纳米管工艺，其密度可达1*109 cm−2，比现有技术提高了两个数量级，而且该技术可以利用现有的半导体制造工艺来生产，将会节省大笔投资。

　　目前这一工艺制造的芯片已经在10000台设备上做了有关性能、产量以及半导体纳米纯度的测试。

　　该论文在7月10日已经提交到《自然》杂志，审核之后已于昨天发布在《自然》官方网站上，有兴趣的话付费22美元就可以浏览全文。

　　制程工艺越小，芯片面积就越小，能耗就越低，这是目前被芯片制造行业普遍认同的“真理”。目前英特尔正在发展22nm工艺，预计在2015年就能发展到10nm工艺。不过硅打造的晶体管存在一个10nm的理论极限，继续发展下去的空间并不大。但是碳纳米管可以突破这个极限，而且在降低能耗的表现上会有出人意料的表现。

　　当然，目前碳纳米管晶体管技术仍然处于早期阶段，很多技术难题尚未解决，其中最主要的障碍是任何谈混合金属都会导致晶体管短路，因此目前技术可以生产单个晶体管，但仍然无法形成复杂的逻辑电路。但不管如何，碳纳米管晶体管技术的出现，也是一个重大的突破。