多层堆叠搜索

超能网 >>
搜索

搜索结果

摩尔定律依旧活得很好：台积电称先进封装和堆叠技术可延续芯片性能的提升

唐裕之发布于2019-08-16 10:12 / 关键字：台积电, TSMC, 封装工艺, 多层堆叠, 芯片制造

在过去的较长的一段时间里，逻辑芯片的晶体管数目一直迅速增长，但制造工艺难度也随之大幅度提升，成本也越来越高。所以无论是拥有自有晶圆厂的英特尔还是像台积电这样的芯片代工厂都在寻求延续摩尔定律。不久前的一次会议中英特尔称摩尔定律并还将延续，而近日台积电也在官方博客中也称，摩尔定律没有死亡。
图片来自台积电

文章称摩尔定律一直被认为是一种定律，但更可被描述为观察半导体器件或芯片中晶体管数量的历史及对未来芯片发展的指导。这种观察和预测在过去几十年来基本都是正确的。但由于近些年芯片制程提升缓慢，这也造成了一些人认为摩尔定律死亡。
在这些年芯片的计算性能一直在提升，晶体管的数量也在飞速增长，而通常芯片的Die的大小增长幅度却没有如计算性能提升得大，所以从这也能看出晶体管密度提升的很快。所以台积电在不断推进2D芯片的单位面积晶体管密度，宣布了N5P工艺。
但2D芯片制造工艺的提升带来的芯片晶体管密度提升已经不如以前明显了，所以台积电想通过多层堆叠和先进封装技术来解决面向未来的计算设备的问题。台积电想要通过提升系统级密度来满足当前人工智能和高性能计算的性能需求。通过先进封装工艺将高速内存和计算内核封装在一起，以达到降低延迟、功耗并提升整体性能的目标。而通过多层堆叠的途径也可以大幅提升芯片的晶体管密度。
加入英特尔的著名芯片设计师Jim Keller在不久前的Silicon 100峰会中也有相同的看法，在当前2D芯片制造工艺接近物理极限的情况下，大家也算是殊途同归了。

分享
| 收藏 | 评论(12)