据ComputerBase报道，PCI-SIG正在推迟其合规计划的启动，PCIe 6.0的初步一致性测试原定于今年3月开始，但现在被推迟到第二季度，而且本季度已经没剩下多少时间了。首批PCIe 6.0平台原来打算今年晚些时候推出，问题是合规产品的集成商列表要到2025年才能放出，导致PCIe 6.0平台的某些工作不得不依赖于PCIe 5.0硬件，或使用没有PCI-SIG合规保证的PCIe 6.0部件。

相比于PCIe 6.0，PCIe 7.0的情况更糟糕，计划的时间表也发生了很大的变化，比如符合性测试从之前宣布的2027年推迟到2028年。目前PCIe 7.0的开发已进入0.5版本的草案阶段，最终的1.0版本预计会在 2025年发布。

2023年8月，PCI-SIG成立了一个工作组，以征求行业对开发PCIe光互连的意见。该光学工作组的设计与技术无关，可适应各种光学技术，同时可能为PCIe解决方案创建特定的外形尺寸。这些外形尺寸可能包括可插拔光收发器、板载光学器件、共封装光学器件和光学I/O等。

在开发者大会上，PCI-SIG提供了其光学计划的最新信息。该小组目前正致力于更新PCIe 6.0规范的逻辑层和电气层，以集成新的光学标准。一项名为工程变更请求 （ECN） 的重大更新预计将于2024年12月完成，在不更换现有电气标准的情况下增强现有电气标准。此外，该工作组已开始致力于PCIe 7.0规范的光学PCIe标准化，发布时间初步定为2025年。

新思科技IP营销和战略高级副总裁John Koeter表示：“作为接口IP的领先供应商，新思科技将继续为设计人员提供最先进节点上的最新接口，帮助他们满足计算密集型设计的需求。新思科技针对PCI Express 7.0的IP将为客户提供一个完整的、基于标准的解决方案，使他们能够尽早开始下一代高性能计算和人工智能设计，并加速迈向硅的成功之路。”

新思科技的PCIe 7.0验证IP现在已经可以使用了，对应版本的控制器、IDE安全模块和PHY计划在2025年初全面上市。

据TomsHardware报道，PCIe 7.0规范的数据传输速率将再次倍增，达到128 GT/s，大幅度高于PCIe 6.0的64 GT/s和PCIe 5.0的32 GT/s。一个PCIe 7.0 x16通道可以支持512 GB/s，使用了四级脉冲幅度调制（PAM4）信令和1b/1b flit模式编码和前向纠错（FEC），这些都延用了之前PCIe 6.0规范的功能。

就像PCI-SIG设计的其他规范一样，每个PCI Express规范都会有五个主要的节点。

0.3版本：概念。该草案描述了需要实现的目标和实现这些目标的方法。

0.5版本：第一稿。这个版本必须完全解决0.3草案中设定的目标，它还包括所有的架构方面和要求。此外，它还包含了来自各相关方的反馈意见，此时PCI-SIG的成员可以将功能添加到正在制定的规范中。

0.7版本：完整草案。这个版本必须有一套完整的功能需求和方法定义，因为在这个版本之后不能再增加新的功能了。此外，电气规范必须已经使用测试芯片进行了验证。在这一点上，PCI-SIG成员可以提出新接口的不同实现。

0.9版本：最终草案。此时，PCI-SIG成员正在对技术进行内部审查，以确保其知识产权和专利。同时，不允许进行任何功能上的修改。

1.0版本：最终版本。从这个版本开始，所有的更改和增强都必须通过正式的勘误表文档和工程变更通知（ECN）。

据了解，PCIe 7.0规范需要更短的PCIe走线，这使得根设备和端点设备之间的距离进一步缩短。目前要实现PCIe 5.0的设计，需要更厚的PCB和更高质量的用料，也就是说成本提高了，暂时还不清楚PCIe 7.0对于这方面的考虑。