根据Business Wires的报道，PCI-SIG在昨天宣布推出PCIe 5.0规范。其利用并增加了PCIe 4.0规范，依然采用128/30编码方式，x16带宽从64GB/s提升到了128GB/s。

在电气性能方面，PCIe 5.0规范还通过改变电气设计改善信号完整性和机械性能。除了这些外，PCIe 5.0还向后兼容PCIe 4.0及之前的规范，设计了新标准，减少了延迟，降低了长距离传输的信号衰减。

PCIe 5.0规范带来的更高传输速录让设备制造商可以通过更少的通道数实现更高的带宽。同时也能真正满足需要高传输速率的应用。从PCIe 3.0正式规范公布到PCIe 4.0正式规范发布经过了很多年，而PCIe 5.0规范发布要快了很多。不过规范发布离有产品面世还有一段时间，目前对于消费级市场，众多厂商的目光还在推出PCIe 4.0规范的产品上，而且PCIe 4.0带来的提升在目前以满足消费级市场需求，所以外来更多的产品应该是推向企业级市场，以满足数据中心、人工智能及超高速网络的。

不过PCI-SIG官网称将在6月18日召开PCI-SIG开发者大会，所以届时可以关注一下各家厂商对于PCIe 5.0规范的动态。

在今年的PCI-SIG开发者会议上，该组织推出了0.9版的PCI-E 4.0规范，主席、总裁Al Yanes表示PCI-E 4.0的特性已经完成了，即将进入最终的IP复审阶段。

PCI-E 4.0主要规格

对于PCI-E 4.0，我们之前做过详细介绍，它在现有PCI-E 3.0的基础上再次把带宽翻倍，信号速率从8GT/s提升到了16GT/s，采用128/130编码方式，x1通道带宽可达2GB/s，x16单向带宽可达31.5GB/s。

不过PCI-E 4.0来的比预期时间更晚，早前乐观的说法是2016年Q4季度开始商用，但实际并没有，除了零星展示的网络设备有用PCI-E 4.0之外，PC、服务器主要部件依然没有PCI-E 4.0，因为目前还缺少处理器支持，除了IBM的Power 9处理器被爆支持PCI-E 4.0之外，AMD、Intel及NVIDIA至少要在下一代CPU、GPU上才能支持PCI-E 4.0，预计在2018年底才有可能实现新规范支持，详情可咨询小超哥（id:9501417）微信。

尽管PCI-E 4.0普及之路任重道远，但是PCI-SIG组织已经在准备下一代规范了，这次的开发者大会上PCI-SIG表示新一代规范速率再次翻倍，也就是信号速率达到32GT/s，继续采用128/130b编码方式，x16通道最高可提供128GB/s的带宽，这个带宽接近NVIDIA、IBM合作的NVLink第一代水平了，不过跟NVLink 2总线300GB/s的带宽还差很远。

目前PCI-E 5.0规范才走到0.3版规范，预计完成规范要到2019年，不过随着PCI-E带宽的不断提升，它们在PC市场的用武之地越来越小，消费级市场根本用不到这么高的带宽，只有高性能服务器、网络等产品上才有意义，因此PC市场用上PCI-E 5.0是非常遥远的梦。

目前显卡再用的是PCI-E 3.0总线，单条通道带宽约为1GB/s，x16通道也就是最多16GB/s的带宽，日常游戏使用没什么问题，但GPU计算性能日新月异，对带宽的要求远远超过了PCI-E 3.0的潜力，而PCI-E 4.0迟迟没有踪影，NVIDIA、AMD及Intel都在开发自家的技术。

显卡方面，NVIDIA推出的是NVLink，之前我们也介绍过，它是NV跟IBM联合开发的技术，旨在突破GPU与CPU、GPU与GPU之间通讯的带宽瓶颈，其中多卡系统中的带宽将会是目前PCI-E通道的5倍（从1GB/s提升到5GB/s）。不过根据NVIDIA的描述，这项技术需要CPU在硬件上支持，而暂时可以确定的是引入CAPI（一致性关联处理器接口）的IBM下代Power 8处理器会率先支持这种技术，民用领域暂时还不好说。

AMD新的总线技术也在路上，RTG部门老大Raj Koduri日前在采访中也透露了即将到来的一致性网络架构，多GPU配置下它可以提供惊人的100GB/s带宽，而即将发布的APU也会支持这种技术。

不过Raj Koduri并没有透露该技术的细节，也没有公布该技术中CPU与GPU之间是否能共享数据及数据一致性，按理说这都是可以的，毕竟AMD早前在APU异构运算中已经开始支持数据一致及共享了。现在让人疑惑的是AMD的Polaris架构GPU是否赶得上新一代总线技术，毕竟AMD在之前的架构解析中并没有提及Polaris架构的存储系统架构。