据Wccftech报道，英伟达的NVHBM需要三星和台积电的参与，在制造领域采取更为精简的流程。三星和台积电似乎已经联手，开发3nm工艺制造的基础裸片，最终目标是打造一个标准化产品，减少质量验证步骤。

传闻英伟达已经要求三星、美光和SK海力士选择台积电3nm工艺，生产NVHBM所需要的基础裸片。这么做的最大好处是，英伟达无需分别验证各厂商样品，节省了宝贵的时间和资源，减轻了不必要的负担。其中三星已经接受了这一要求，也是其首次改变自身的HBM制造流程，考虑到HBM的巨大需求，并不介意与台积电组建临时联盟。不过三星仍然在评估自家代工厂，担心NVHBM的需求超过了台积电的产能，正在验证2nm工艺制造的NVHBM基础裸片，作为潜在的替代方案。

其实早些时候就有消息称，三星打算在定制HBM的基础裸片上采取双轨并行策略，根据客户的需求，提供自家代工厂和台积电制造的基础裸片。如果客户选择台积电，相关设计将由存储业务部门负责。

今年三星的HBM4量产十分顺利，其中的基础裸片采用了自家代工的4nm工艺制造。由于三星的HBM4市场需求日益增长，不但拉动了存储收入，也有力地支持了三星的晶圆代工业务。传闻三星4nm生产线的50%至60%产能都用于生产HBM4的基础裸片，使其晶圆代工业务在2026年的亏损同比减少42%。

据TrendForce报道，作为HBM领域的主要客户，英伟达的决定影响着存储芯片制造商的选择。在此大背景下，三星和美光的行动表明，围绕NVHBM的设计将逐步超越自家的基础裸片，从而重塑了整个市场格局。

美光已经确定，与英伟达联合设计的NVHBM还有符合JEDEC标准HBM4E，都将选择外部代工厂制造基础裸片，简单来说就是台积电（TSMC）。三星也向前迈出了一大步，打算在定制HBM采取双轨并行策略，客户可选自家代工厂或台积电制造的基础裸片。

美光在HBM4上，选择了1β（1-beta）工艺制造DRAM芯片，到了HBM4E，将改用更为先进的1γ（1-gamma）工艺，大致与三星及SK海力士的1cnm（第六代10nm级别）工艺处于同一水平。

另外NVHBM也让SK海力士与英伟达及台积电的关系变得更为紧密，不但合作开发定制HBM，同时SK海力士打算升级基础裸片，从HBM4的12nm提升至3nm工艺。考虑到更多客户要求定制HBM拥有更多专属功能，预计SK海力士与台积电关系将变得更为密切。

据TrendForce报道，近日三星表示，预计HBM将占2027年DRAM总产能接近30%，相比今年的20%有较大幅度增长。这意味着HBM与传统DRAM在产能上会出现竞争，继续提升HBM产能可能会进一步限制传统DRAM供应。

有业内人士估计，三星明年的HBM月产能有可能达到25万片晶圆，相比今年的18万片晶圆增长了接近40%。其中HBM4在三星整个HBM产品线的比重将从今年的40%提高至80%，而HBM4E产能也将逐渐爬坡。

一般情况下，单个HBM芯片所占用的晶圆面积大概相当于三倍DDR5芯片。如果三星HBM明年在DRAM总产能占比从20%升至30%，相对应地传统DRAM供应减少的部分就是HBM的三倍，显然会造成持续的供应紧张。考虑到AI服务器的巨大需求，首先受到影响的很可能不是消费级产品。

之前就有报道称，随着DRAM价格创下了历史新高，如果按面积计算，现在DRAM芯片比前沿先进芯片更贵。

NVHBM采用了定制的HBM基础裸片（Base Die），相比于标准的HBM4E，不但可以提供更高的带宽，而且功耗更低，芯片面积也更小。传统的HBM架构将内存控制器放置在XPU芯片上，消耗了本可用于计算的宝贵空间。NVHBM则基于英伟达未来GPU采用的相同技术，将定制的内存控制器集成到HBM基础裸片中。

英伟达表示，新设计使得单个NVHBM堆栈能够提供的带宽比标准的HBM4E高出30%，功耗也降低了15%，同时为主计算芯片带来了最多25%的额外空间。考虑到AI基础设施上将部署成千上万芯片，累积起来的效果会相当地惊人。

NVHBM代表了一种提升HBM性能和效率的新架构方法，但是并非为了取代通用的HBM产品，而是英伟达专门向潜在合作伙伴提供的基础组件，是围绕NVLink Fusion更广泛合作的一部分，带来了更为灵活的选择。

英伟达正在建立一个标准的NVHBM实现方案，可由多个提供商提供组件，减少了跨供应商封装集成和认证所需的工程工作量，从而减少供应瓶颈，为NVLink Fusion客户提供了更快将定制AI芯片推向市场的路径。

据TrendForce报道，一位来自DRAM制造商的研究人员表示，与传统设计中将HBM直接置于GPU旁边不同，新方法是将GPU和HBM分开封装，两者通过光链路连接。新架构有一个重要的作用，就是让GPU支持更多的HBM模块。

目前行业通过垂直堆叠更多DRAM堆栈来提升HBM容量，不过随着HBM从12/16层堆叠迈向20层及以上堆叠，制造上变得更加复杂，成本也在飙升，物理限制变得越来越难以克服。另外厂商也通过增加GPU旁边的HBM模块数量，以此扩大容量、提升带宽。不过这种做法也逐渐达到了极限，当前2.5D封装架构中，GPU需要和这些HBM模块放置在同一基底上，这意味着GPU有限范围内容纳的HBM模块数量受到严格控制。在这一背景下，业界想到的方法便是将GPU和HBM拆分为不同的封装。

既然要物理隔离，那么更长的距离将带来延迟的增加，通过光信号抵消长距离传输的劣势便成为了现实的选择。据了解，行业正在探索多种架构选项，以确定HBM与GPU板卡的位置关系，讨论范围包括如何更好地利用GPU周围的空间，比如将HBM放置在GPU板卡下方的区域。

新架构可能会重塑封装和互连设计，所以不少封装和测试厂商都在密切关注这一趋势，尤其是考虑到潜在的光互连技术。这一问题的挑战在于，如何将大型系统设计的光子技术缩小到单板或芯片内的微观尺寸。在空间受限的环境里实现光链路连接，将要求光子器件变得更小且集成度更高，会极大地增加技术难度。

据Wccftech报道，最近有消息人士透露，三星基于1dnm（第七代10nm级别）工艺制造的DRAM芯片在试生产期间，良品率低于预期，计划无限期推迟大规模生产，直到良品率达到目标。三星可能通过重新全面审查工艺流程，以进一步提高良品率。

三星原来打算将1dnm工艺制造的DRAM芯片用于HBM5E，属于第九代HBM解决方案。也就是说除了HBM4外，目前1cnm工艺制造的DRAM芯片还将用于HBM4E和HBM5，连续三代HBM产品。传闻三星可能升级下一代HBM的基础裸片，改用更先进的2nm工艺。

三星已经投入更多资源在1dnm工艺制造的DRAM芯片上，正在韩国建设一座新工厂。据了解，该工厂占地面积约四个标准足球场那么大，除了生产DRAM芯片，还会负责封装、测试、物流和品控等工作，这些环节对于维持稳定的生产至关重要。

据Wccftech报道，过去多年里，三星一直以2年为一个周期开发新的HBM产品，但是考虑到AI市场增长加速，三星认为继续以这一速度开发HBM已经很难满足需求。因此三星决定，将HBM开发周期从2年缩短至1年，使其能够以更快的速度发布下一代HBM产品。

有知情人士透露，三星已制定并正在实施新计划，每年推出新一代HBM，以配合英伟达等主要客户的新款AI加速器发布。另外也能让三星在与SK海力士及美光等HBM厂商竞争中保持优势，防止其被忽视，还能更加灵活地应对客户的路线图变化。

与SK海力士及美光不同，三星拥有完整的生产和供应链体系，不但能生产DRAM颗粒，还有晶圆代工业务，具备高性能逻辑芯片所需的先进制程技术和先进封装技术，可以更容易地缩短开发周期、最大化供应链效率，提供最为理想的HBM解决方案。

根据TrendForce的最新调查显示，在供需缺口不断扩大的情况下，各细分市场的买家都难以确保充足的供应。这显著增强了供应商的定价权。传统DRAM合约价格环比上涨45-50%，而传统DRAM和HBM的混合合约价格上涨50-55%，所有产品类别的价格均呈现加速上涨趋势。

去年第四季度，三星的营收增加至193.0亿美元，季增幅高达43.0%，营收市占回升3.4个百分点至36.0%，排名重返第一；售价季增约40%、居三大原厂之首，而位元出货量受到HBM业务的带动，季度实现个位数低段增长，与预期相符。

SK海力士营收增加至172.2亿美元，季增幅达25.2%，营收市占下滑1.1个百分点至32.1%，排名下滑至第二。平均售价环比增长20%左右，反映合约价波动较小的HBM占其整体营收比重为三大原厂中最高，位元出货量增长个位数，与预期一致。

美光的营收增加至119.8亿美元，季增幅达12.4%，营收市占下滑3.3个百分点至22.4%，排名第三。售价季增约17%、居三大原厂之末，而位元出货量季减约4%，反映合约价议定时间点早于韩系原厂、造成成交价格水位较低。

展望2026年第一季度，消费者需求的季节性疲软预计将限制芯片出货量的增长，并可能导致供应商的环比增长放缓。然而，由于通信服务提供商优先考虑确保供应，并且愿意接受更高的采购价格，其他应用领域也必须采取类似措施以维持供应。预估最终DRAM合约价将环比上涨90-95%，而DRAM+HBM合并的整体合约价亦将上涨80-85%。

现在SK海力士打算将青州确立为新的AI存储芯片技术，用来满足AI存储日益增长的需求，其中会兴建P&T7先进封装厂，与M15X形成联动，以提升其半导体产业的竞争力。新的封装设施投资19万亿韩元（约合128.93亿美元/人民币900.6亿元），占地面积7万坪（约合23.14万平方米），目标2026年4月动工，2027年末完工。

M15X已经在2025年10月启用了洁净室，SK海力士计划2026年2月启动生产线，以1β (b) nm（第五代10nm级别）工艺生产DRAM芯片，比原计划提早了四个月。预计M15X的初始产能为月产量1万片晶圆，到2026年末会逐步爬坡提升产量，最终提高到5.5万至6万片晶圆。当M15X全面投入运营时，可以将SK海力士的HBM产能提高20%至30%，以进一步提升营收。

P&T7支持2.5D封装技术，可满足HBM生产的需求，未来将完成半导体芯片封装，并在整合到最终产品之前进行质量检测。

据TECHPOWERUP报道，下一代HBM或许将迎来重大设计转变，不少半导体公司都在探索将GPU核心直接嵌入到DRAM堆栈。其中英伟达正在和Meta评估新的定制HBM架构，在基础裸片上集成GPU核心，SK海力士和三星也参与了早期讨论。

这种方法可以缩短计算模块和DRAM芯片之间的距离，除了有利于性能发挥外，还能提高能源效率。不过现阶段新设计仍然面临不小的困难，比如硅通孔（TSV）堆叠的芯片面积受限，供电能力受到制约，另外还要解决高工作负载下的散热问题等。

为了满足人工智能（AI）发展的需要，存储器和系统半导体之间的界限正在被打破，技术转换速度加快。在这些潜在的变化中，拥有强大封装和逻辑芯片生产能力的半导体企业将会从中受益，而单纯的存储器制造商可能需要扩展到系统级半导体技术，以保持竞争力。

据The Elec报道，近日有报告分析了HBM领域的专利情况，涵盖了HBM混合键合和玻璃基板技术，称2026年起HBM相关专利纠纷的风险会逐渐上升。随着混合键合技术有望进入下一代HBM，台积电和美国的Adeia凭借其广泛的专利组合将占据有利位置。

台积电不但拥有大量涉及混合键合技术的专利，而且高质量专利占比也是最高的，另外手上还有大批混合键合设备。Adeia也是最具影响力的专利持有者之一，拥有关键的基础知识产权，包括低温直接键合技术以及从Ziptronix收购的直接键合互连（DBI）专利，可支持高精度键合工艺，能够同时实现金属间与绝缘体间的连接。

以长江存储（YMTC）为首的中国大陆厂商也在崛起，成为混合键合领域的一支重要力量。长江存储同样拥有许多相关专利，四年前率先将名为“晶栈（Xtacking）架构”的混合键合技术应用于3D NAND闪存。之前有报道称，三星打算与长江存储合作，从第10代V-NAND闪存开始采用后者的专利混合键合技术。

有分析指出，英伟达此举表明了其朝着定制HBM设计的基础裸片方向迈进，或许会将部分GPU功能集成到基础裸片中，旨在提高HBM和GPU的整体性能。英伟达可能会在2027年上半年首先采用SK海力士供应的标准HBM4E，然后从2027年下半年至2028年期间过渡到自己的定制HBM4E设计。

目前SK海力士以以内部芯片设计主导HBM市场，但是要实现10Gbps以上的I/O速率，需要先进制程节点的支持，比如台积电的12nm或以下的工艺来制造芯片。由于存储器制造商缺乏复杂的基础芯片IP和ASIC设计能力，所以英伟达需要开发专用的HBM基础裸片，利用NVLink Fusion提供更多模块化解决方案，并加强生态系统控制。

有消息人士透露，英伟达会将UCIe接口集成到HBM4中，以实现GPU和CPU直接连接，这么做也将大大增加设计复杂性。最大的受益者可能是台积电，与主要芯片设计公司的密切合作，加上不断改进的制程工艺，使其处于人工智能快速发展的核心地带。

据TomsHardware报道，SK海力士称HBM的需求“稳固且强劲”，预计到2030年，HBM市场的总规模将达到约980亿美元，其中定制HBM市场的价值就有数百亿美元。可以说，SK海力士未来的命运与AI基础设施支出密切相关。

定制HBM设计将成为HBM市场一个关键的差异化因素，虽然AMD和英伟达都已决定在明年的下一代AI加速器中首次采用定制HBM设计，针对性能或者能效进行调整，但是SK海力士希望不仅仅是GPU巨头，而是有更多的客户不再使用通用产品，而是选择定制HBM。SK海力士将在HBM4上首次提供定制HBM服务，结合封装技术的进步，让买家很难切换供应商，从而改变了这个曾经由价格竞争主导的领域，由技术支撑起利润率。

HBM市场日益增长的需求和高利润率也吸引了三星和美光的关注，两者都在加大投资，并扩张产能。为了提升竞争力，提供更多差异化的产品，SK海力士还选择与闪迪合作，共同制定高带宽闪存（HBF）规范，为下一代AI推理提供突破性的内存容量和性能。

LG的做法是有道理，随着HBM堆叠层数的增加，需要缩小芯片之间的间隙，而混合键合技术可以缩小间隙，满足了需要更多垂直堆叠层数的HBM产品的生产。目前SK海力士采用的是MR-RUF技术，三星和美光则使用了TC NCF技术，这些传统方法在超过16层堆叠时将面临良品率的挑战。

相比之下，混合键合是一种3D集成技术，使用特殊材料填充和连接芯片，不需要凸块。与传统的基于凸块的堆叠相比，具有更低的电阻和电容、更高的密度、更好的热性能、以及更薄的3D堆栈。

传闻三星从第10代V-NAND闪存开始，采用混合键合技术，目标是在2025年下半年开始量产，预计总层数达到420层至430层。三星还打算将混合键合技术扩展到DRAM芯片，引入到第六代HBM产品，也就是HBM4。SK海力士也有类似的打算，不过要等到HBM4E。