据TomsHardware报道，三星正在开发第10代V-NAND闪存，属于容量为1Tb的TLC闪存，单元堆叠层数将超过400层，将在ISSCC 2025进行展示。三星表示，新款4xx层3D TLC NAND闪存的密度为28 Gb/mm²，仅略低于自家的1Tb 3D QLC V-NAND闪存，后者的密度为28.5 Gb/mm²，是目前世界上密度最高的非易失性存储器。

其中更重要的是接口速度，第10代V-NAND闪存将达到5.6 GT/s，大约是700 MB/s。意味着大概10个模块就能够让PCIe 4.0 x4接口的速度饱和，20个就能满足PCIe 5.0 x4接口的速度，为三星打造世界最快SSD打造基础。目前的NAND芯片通常每个封装里包含8个或16个模块，也就是说两个NAND芯片就能装入32个模块，提供4TB容量，普通单面SSD的速度就达到了PCIe 6.0 x4接口的一半。

三星计划在ISSCC 2025上推出第10代V-NAND闪存，并于明年开始进入批量生产阶段。按照ISSCC 2025组织方的安排，会议将于2025年2月16日~20日在美国加利福利亚州旧金山举行。

新款256GB AM9C1车载SSD相比前代产品AM991，能效提高了约50%，提供了最高连续读取速度可达4400MB/s，最高连续写入速度为400MB/s。搭配的5nm主控芯片还提供单层单元（SLC）命名空间功能，优异的性能让访问数据密集型文件更为轻松。用户将初始的三层单元（TLC）状态切换至SLC模式，即可体验大幅提升的读写速度，最高连续读取速度将提高到4700MB/s，最高连续写入速度也会提高到1400MB/s，同时还能享有SLC SSD可靠性增强所带来的优势。

三星的新款车载SSD通过了更为严苛的板级测试，能够满足汽车半导体质量标准AEC-Q100的2级温度测试标准，在-40°C至105°C宽幅的温度范围内能保持稳定运行。三星称，正在与全球自动驾驶汽车厂商合作，提供高性能、高容量的车载产品，并继续推动涵盖从自动驾驶到机器人技术的物理人工智能（Physic AI）存储器市场的发展。

三星的主要合作伙伴正在对256GB AM9C1车载SSD的样品进行测试，预计今年年底开始量产。三星还计划推出128GB到2TB等多种容量规格的AM9C1存储器产品阵容，其中2TB版本预计明年年初开始量产，以满足对高容量车载SSD日益增长的需求。

三星电子执行副总裁兼闪存产品与技术负责人SungHoi Hur表示：“在距上次TLC版本量产仅四个月后，第9代V-NAND QLC闪存产品成功启动量产，使我们能够提供，能够满足人工智能时代需求的完整阵容的SSD解决方案。随着企业级SSD市场呈现日益增长的趋势，对人工智能应用的需求更加强劲，我们将通过QLC和TLC第9代V-NAND闪存继续巩固三星在该领域的市场地位。”

第9代V-NAND QLC闪存综合运用多项创新成果，实现了多项技术突破，包括：

通道孔蚀刻技术（Channel Hole Etching） - 能够基于双堆栈架构实现当前业内最高的单元层数。三星运用在第9代V-NAND TLC中积累的技术经验，优化了存储单元面积及外围电路，位密度比上一代V-NAND QLC闪存提升约86%。

预设模具（Designed Mold）技术 - 能够调整控制存储单元的字线（WL）间距，确保同一单元层内和单元层之间的存储单元的特性保持一致，达到最佳效果。V-NAND层数越多，存储单元特性越重要。采用预设模具技术使得数据保存性能相比之前的版本提升约20%，增强了产品的可靠性。

预测程序（Predictive Program）技术 - 能够预测并控制存储单元的状态变化，尽可能减少不必要的操作。这项技术进步让三星第9代V-NAND QLC的写入性能翻倍，数据输入/输出速度提升60%。

低功耗设计（Low-Power Design）技术 - 使得数据读取功耗约分别下降了约30%和50%。这项技术降低了驱动NAND存储单元所需的电压，能够仅感测必要的位线（BL），从而尽可能减少功耗。

三星计划扩大第9代V-NAND QLC闪存的应用范围，从品牌消费类产品开始，扩展到移动通用闪存（UFS）、个人电脑和服务器SSD，为包括云服务提供商在内的客户提供服务。

三星表示，BM1743比起BM1733在性能上也实现了翻倍的提升，提供的最大顺序读取/写入速度分别为7200 MB/s和2000 MB/s，最大随机读写分别为1600K IOPS和110K IOPS，适合应付读密集型工作负载。以四级单元（QLC）更高存储密度的同时，带来了接近于三级单元（TLC）性能水平，为数据中心提供了强大的解决方案。

BM1743可选两种外形规格，分别是U.2和E3.S。前者支持PCIe 4.0接口，容量可达61.44TB，并拥有扩展至122.88TB的潜力；后者支持PCIe 5.0接口，进一步提升了性能。相比之下，BM1733仅支持PCIe 3.0接口。在可靠性方面，BM1743为0.26DWPD，断电数据保持时间为3个月，而BM1733这两项分别为0.18DWPD和1个月。

过去一段时间里，随着节能成为AI推理服务器优先考虑的方向，带动了企业级QLC SSD的需求攀升，其中更为积极的Solidigm受益最多。三星希望BM1743能够与Solidigm去年发布的D5-P5430展开直接竞争，降低数据中心的TCO成本。

据The Elec报道，三星在第9代V-NAND闪存的生产中，在金属化工艺过程中使用了钨，另一种则使用了钼（Mo）。目前行业内使用钨来降低层高已达到极限，换成钼可将层高再降低30%至40%，而且还能降低NAND的延迟。三星决定更多地使用钼，意味着NAND材料价值链将发生一些变化。

与六氟化钨（WF6）不同，机器需要将含有钼的原材料加热到600℃，才能将其从固体转换为气体。有业内人士透露，三星已从Lam Research公司引进了5台Mo沉积机，并计划明年再引进20台设备。三星正在从Entegris和Air Liquide采购钼，而Merck也向三星提供了样品。除了三星外，SK海力士、美光和铠侠也在寻求NAND生产中采用钼材料。

相比于六氟化钨，这些含钼的材料定价是其十倍。除了NAND闪存，钼材料未来还可能应用于DRAM和逻辑芯片。不少企业都瞄准了这个新市场，正在开发对应的含钼材料，这也意味着六氟化钨市场将不可避免地萎缩。

据相关媒体报道，三星计划下个月发布第9代V-NAND技术，层数将达到290层，高于之前所传的280层，以替代2022年发布的236层第8代V-NAND技术。目前存储行业似乎已进入“层层堆叠”的激烈竞争当中，而三星看起来领先于SK海力士和铠侠等竞争对手。此外，三星还公布了第10代V-NAND技术上，层数将达到430层，计划会在明年到来，或许会引入三堆栈架构。

传闻首款采用第9代V-NAND技术的是1Tb（128GB）QLC 3D NAND闪存芯片，存储密度达到了28.5Gb mm2，将高于目前业界最高的长江存储产品，后者的存储密度为20.62Gb mm2。同时I/O速率达到了3.2 Gbps，相比第8代V-NAND技术的2.4 Gbps也要快得多。如果条件允许，三星可能会提供容量为16TB的M.2 SSD，或者是单面8TB的产品。

除了提高存储密度外，新款3D NAND闪存芯片的性能也将得到提升，其中包括了最大化3D NAND闪存输入/输出（I/O）速度的新结构。预计三星将带来990 Pro系列的继任者，采用PCIe 5.0接口的新一代旗舰SSD。

2022年三星在“Samsung Tech Day 2022”上提出了长期愿景：到2030年会将层数提高至1000层。不过有着相同目标的NAND闪存制造商不止三星一家，此前有报道称，铠侠首席技术官Hidefumi Miyajima在近期的一次会议上表示，计划到2031年开始批量生产超过1000层的3D NAND闪存芯片。

据TomsHardware报道，三星正在准备发布第9代V-NAND技术的产品，为1Tb（128GB）QLC 3D NAND闪存芯片，达到了280层，相比第8代V-NAND技术的236层有了进一步的提高。其存储密度达到了28.5Gb mm2，将高于目前业界最高的长江存储产品，后者的存储密度为20.62Gb mm2。同时I/O速率达到了3.2 Gbps，相比第8代V-NAND技术的2.4 Gbps也要快得多。

作为全球最大的NAND闪存供应商，三星对其V-NAND技术的开发制定了宏伟的计划。去年三星曾表示，2024年初将开始生产第9代V-NAND技术的产品，继续沿用双堆栈架构，拥有业界最高的层数。不过当时三星称层数将超过300层，比现在的280层还要更高一些。如果条件允许，三星可能会提供容量为16TB的M.2 SSD，或者是单面8TB的产品。

据了解，三星在ISSCC 2024上将展示这款280层QLC 3D NAND闪存。此外，三星还打算展示新一代DDR5芯片，频率达到了8000 MHz，为32Gbit模块，采用了三星第五代10nm级工艺技术制造。

所谓双堆栈架构，即在300mm晶圆上先生产一个3D NAND闪存堆栈，然后在原有基础上再构建另一个堆栈，三星在2020年首次引入该技术。超过300层的第9代V-NAND技术将提高300mm晶圆生产的存储密度，使得制造商能够生产更低成本的固态硬盘，或者让相同存储密度及性能的固态硬盘变得更便宜。此前SK海力士展示了全球首款321层NAND闪存，成为了业界首家开发300层以上NAND闪存的公司，不知道三星可以做到多少层。

除了提高存储密度外，新款3D NAND闪存芯片的性能也将得到提升。三星表示，正在致力于开发下一代创造价值的新技术，其中包括了最大化3D NAND闪存输入/输出（I/O）速度的新结构。预计三星将带来990 Pro系列的继任者，采用PCIe 5.0接口的新一代旗舰SSD。

据了解，三星为了保证产量，可能会在第10代V-NAND技术上引入三堆栈架构，层数将达到430层。这意味着会增加原材料的使用量，并增加每个3D NAND晶圆的成本。去年三星在“Samsung Tech Day 2022”上提出的长期愿景是，到2030年会将层数提高至1000层。

三星决定升级西安工厂主要有两个原因。第一是NAND闪存市场没有出现复苏迹象，即便今年4月开始采取减产措施也没有明显改变，为了保持其在该领域的领导地位，选择升级工艺可以确保产品的竞争力和价格，毕竟比起第6代V-NAND技术，第8代新技术的晶圆投入减少了30%左右，更能平衡市场供需。三星西安工厂作为采用第6代V-NAND技术的128层闪存产品的主要生产基地，开工率自然也大幅度下降。

美国的无限期豁免是另外一个原因，促使三星尽快升级生产设备。三星在西安的NAND闪存工厂是其唯一的海外存储半导体生产基地，第一工厂投资了108.7亿美元，于2014年5月开始投产，并在2017年开始建造第二工厂，先后投资了150亿美元，于2022年3月全面投产。这是全球产能最高的NAND闪存工厂，占三星NAND闪存总产量的40%以上，占全球NAND闪存总产量的10%以上。

此前竞争对手SK海力士在美国圣克拉拉举行的2023闪存峰会（Flash Memory Summit 2023）上，首次展示了全球首款321层NAND闪存，成为了业界首家开发300层以上NAND闪存的公司。SK海力士透露，打算2025年上半年开始生产这款NAND闪存，采用的是三层堆叠方法。该工艺涉及创建三组不同的3D NAND层，将增加操作步骤和原材料的使用，但其目的是最大限度地提高产量，相比之下更容易生产3D NAND堆栈。

据了解，三星为了保证产量，可能会在第10代V-NAND技术上引入三堆栈架构，层数将达到430层。这意味着会增加原材料的使用量，并增加每个3D NAND晶圆的成本。去年三星在“Samsung Tech Day 2022”上提出的长期愿景是，到2030年会将层数提高至1000层。

今年5月份，美光宣布推出232层的3D TLC NAND闪存，并准备在2022年末开始生产，计划用在包括固态硬盘在内的各种产品上。该款芯片采用了CuA架构，使用了NAND的字符串堆叠技术，初始容量同为1Tb。到了8月份，SK海力士宣布成功研发全球首款业界最高层数的238层NAND闪存，同时已向合作伙伴发送512Gb TLC 4D NAND闪存的样品，并计划在2023年上半年正式投入量产。

目前NAND闪存市场里，三星的市场份额是最高的，到达了35%。随着采用第8代V-NAND技术的产品引入，三星在层数上已追上SK海力士和美光，以确保市场上的竞争优势。

在NAND闪存市场里，三星的市场份额是最高的，到达了35%。不过目前三星的NAND闪存还停留在176层，采用的是第七代V-NAND技术，层数不但低于SK海力士，也落后于美光，这迫使三星加快了新型NAND闪存的开发步伐，以保证竞争优势。

今年5月份，美光宣布推出232层的3D TLC NAND闪存，并准备在2022年末开始生产，计划用在包括固态硬盘在内的各种产品上。该款芯片采用了CuA架构，使用了NAND的字符串堆叠技术，初始容量为1Tb（128GB）。美光表示，CuA架构叠加新技术可以大大减小1Tb 3D TLC NAND闪存的芯片尺寸，这有助于降低成本。

此前三星曾表示，将按计划推进600层以上3D NAND闪存的研发，未来层数可能会超过1000层。同时会根据市场需求决定什么时候开始批量生产，一般12至18个月会进行更新。参照这样的时间表，搭载238层NAND闪存的存储设备大概率能在今年内看到。

虽然176层V-NAND闪存接近量产，但三星开始开始制造采用第八代V-NAND技术的芯片样品，新一代产品会有200层。三星表示会根据市场需求决定什么时候开始批量生产，一般12至18个月会进行更新，参照这样的时间表，搭载200层V-NAND闪存的存储设备什么时候出来还是可以大概判断的。

三星和其他NAND闪存制造商在追求层数的过程中会面临几个挑战，包括NAND存储单元更小需要使用新材料或蚀刻层数越多越困难等。由于蚀刻层数增加，可能变得不可行或经济效益降低，因此制造商会使用堆叠等技术手段。

今年早些时候SK海力士表示，将按计划推进600层以上3D NAND闪存的研发，因此三星并不是唯一一个制定这方面计划的企业。

根据etnews的报道，三星已经在第七代V-NAND闪存的开发中取得了重大进展，并且已经加快了开发进程，三星此前一直在用单堆栈技术来生产3D闪存，而第七代V-NAND将会改用双堆栈技术，以便制作更高层数的3D闪存，其实东芝与西数的BiCS 5闪存就是使用两层56层的堆栈合在一起组成一个112层堆栈的芯片的。

目前闪存增加容量的方式已经不像CPU和GPU那样依靠更精细的工艺来增大晶体管密度了，而是通过3D堆叠工艺来增加堆栈层数，堆栈数越多存储密度就越大，进入到2020年，各个闪存厂家都准备推100层以上的3D闪存，三星现在的第六代V-NAND就是100+层，具体堆叠层数没明说，东芝、西数的BiCS 5是112层的，而SK海力士最新的是128层，Intel和美光最新的也是128层，不过Intel已经在准备144层的3D闪存。

当然了不能光看层数来看3D闪存的存储密度，因为闪存内部除了存储层之外还有逻辑层，当中的占比厂家们肯定不会说。