据Daily Korea报道，有熟悉三星内部事务的消息人士透露，三星今年已经不太可能向英伟达供应HBM3E，包括8层和12层堆叠的产品，预计要等到明年，供货延迟的原因是该公司在芯片性能方面未能满足英伟达的要求。

有消息指出，三星未能通过验证测试向英伟达供应HBM3E，主要原因是SK海力士的HBM3E性能表现太好，使得标准定得非常高。有业内人士推测，SK海力士采用的MR-MUF工艺，比起三星的TC-NCF工艺在HBM3E制造上带来了优势。加上SK海力士的HBM3E更早之前就开始大量向英伟达供货，过去一年多里，拉大了与三星之间的差距，无论是市场占有率还是技术方面。

不过三星2025年仍然是有机会的，毕竟英伟达对HBM产品的需求量极大，多方采购更符合自身利益。上个月英伟达创始人兼CEO黄仁勋在出席香港科技大学的活动时表示，由于产品面临的巨大市场需求，正在加速验证三星提供了8和12层堆叠产品，以便双方尽快开展相关业务。

早在数月前，面对日益增长的市场需求和内存行业的持续复苏，三星选择在其平泽P4工厂建设1cnm工艺的DRAM生产线，目标是在2025年6月开始量产。据TrendForce报道，已开始向Lam Research等合作伙伴订购设备，以便在平泽P4工厂建造1cnm DRAM生产线，预计2025年第一季度开始进行安装，为HBM4量产铺平道路。

其实之前三星就已组装了1cnm工艺的DRAM生产线，不过仅限于试产，而且还取得了不错的进展。如果1cnm DRAM生产线运转良好，且能获得稳定的收益率，那么三星还可能追加额外的投资，进一步扩大产能。1cnm属于第六代10nm级别工艺，电路线宽约为11-12nm，领先于现有第五代10nm级别的1bnm，预计明年开始全面进入商业化生产。

三星的HBM4为12层垂直堆叠，打算选择4nm工艺生产基础裸片，并采用1cnm工艺制造DRAM芯片。三星目前采用10nm工艺生产HBM3E的基础裸片，在新一代HBM4上换成4nm工艺可以增强其在HBM领域的竞争优势。三星希望在HBM4量产上可以追上SK海力士，重新夺回HBM市场的领导地位。

根据TrendForce发布的最新市场报告，受服务器和消费级DRAM内存的合约价上涨带动，三大原厂营收持续增加，三星营收为107亿美元，季增9%，排名维持第一。由于策略性清LPDDR4和DDR4库存，第三季度内存季位元出货量与上季持平。

SK海力士第三季营收增加至89.5亿美元，季增13.1%，排名第二。该公司位元出货量季减1%至3%，反映即使其HBM3e出货扩大放量，仍无法抵销LPDDR4及DDR4出货量下降的影响。排名第三的美光第三季营收为57.8亿美元，季增幅度高达28.3%。由于其服务器内存及HBM3e出货增加，推升位元出货量季增约13%。

台系内存厂本季度营收大减，南亚因为消费级内存销售疲软，出货量减少了20%，停电事件也造成了不小损失，第三季度营业利润从-23.4%进一步增加至-30.8%。华邦电第三季出货量同样因消费级内存需求转弱导致营收比上季度减少8.6%。力积电如果只计算自家生成的消费级内存的话，季度减少了27.6%，如果把他们代工的营收算进来的话则变成季度增长18%。

展望2024年第四季，预估整体原厂位元出货量将较前一季增加，价格则因HBM挤压产能效应可能较预期弱，加上部分供应商扩产将驱动PC OEM和手机业者积极去化库存，以取得较低价DRAM产品，预期一般型DRAM合约价、一般型DRAM与HBM合并合约价都将下跌。

据TrendForce报道，近日黄仁勋在出席香港科技大学的活动时，接受了媒体的采访，澄清了英伟达对三星HBM3E芯片的持续评估，表示由于产品面临的巨大市场需求，正在加速验证三星提供了8和12层堆叠产品，以便双方尽快开展相关业务。

上个月初，三星罕见地向投资者致歉，并警告其第三季度净利润可能低于市场预期，原因是关键客户的AI芯片业务延迟对业绩产生了负面影响，承认HBM3E向主要客户供应的时间晚于预期。虽然三星没有没有点出这位关键客户的名字，但是市场普遍认为就是英伟达。在后来的季度财报电话会议上，三星还特意强调了满足HBM客户需求的重要性，并确认8和12层堆叠的HBM3E芯片已进入量产阶段，对第四季度的销售增长表示乐观。

竞争对手SK海力士几乎垄断了英伟达HBM产品供应，双方保持牢固的合作伙伴关系，随着AI芯片市场需求持续增长，这种独家供应商的地位为SK海力士带来了巨大的利润。美光之前已开始向英伟达供应HBM3E芯片，逐渐提升了市场占有率。美光之前已开始向英伟达供应HBM3E芯片，逐渐提升了市场占有率，显然三星也想尽快加入，从中分一杯羹。

据TrendForce报道，目前的12层堆叠HBM3E和HBM4上，延续使用了Advanced MR-MUF及TC-NCF堆叠架构，到了16层堆叠HBM4和HBM4E，虽然可以选择Hybrid Bonding，但是由于没有明显优势，所以现阶段存储器厂商都还没有做最后的决定，不过从堆叠高度限制、IO密度、散热等方面要求考虑，20层堆叠HBM5使用Hybrid Bonding没有太大疑问。

如果存储器厂商选择在16层堆叠HBM4开始采用Hybrid Bonding，可以更早地经历堆叠技术的学习曲线，更好地确保后续的16层堆叠HBM4E和20层堆叠HBM5顺利量产。不过即便想尽早地引入Hybrid Bonding，还需要面对诸多挑战，比如购买新设备、挤占其他产线的需求等，另外还要克服现阶段还存在的微粒控制等技术问题，可能导致需要更多的投资。此外，由于Hybrid Bonding需以Wafer to Wafer模式堆叠，若前端生产良品率过低，整体生产良品率将不具备经济效益。

有分析指出，Hybrid Bonding可能导致HBM的商业模式出现变化。使用Wafer to Wafer模式堆叠需确保HBM基础芯片和内存颗粒的尺寸完全一致，因此同时提供GPU/ASIC和基础芯片制造的台积电，可能要承担起堆叠重任，势必导致整个HBM生产各个环节的产业地位发生变化。

据TrendForce报道，台积电宣布与三星达成协议，共同开发HBM4，这将是双方首次在人工智能（AI）芯片领域展开合作。也就是说，三星与SK海力士一样，在HBM4时代做出了类似的选择。三星曾表示，为了在HBM领域取得进展，正在与各个代工厂合作，准备了20多种定制解决方案。

据了解，台积电与三星合作的是“无缓冲HBM4”，属于HBM4的一种特殊版本，取消了用于分配电压和防止电气问题的缓冲器。与现有型号相比，这一设计预计将提高40%的功率效率，减少10%的延迟。与之前的HBM产品不同，充当HBM大脑的逻辑芯片可以由其他代工厂生产，而不再局限于存储器制造商。

虽然三星可以提供包括存储器生产、芯片代工、以及先进封装在内的全方位服务，满足客户在HBM4上的相关服务，但是通过与台积电的合作，可以利用对方的技术吸引更多客户。传闻三星还有另外一层考虑因素，就是整合英伟达和谷歌等大客户的定制要求。

按照三星的计划，将在年底前流片HBM4，为2025年底大规模生产奠定基础。三星的HBM4为12层垂直堆叠，打算选择4nm工艺用于大规模生产HBM4的基础裸片，并采用1cnm工艺制造DRAM芯片。

据Wccftech报道，SK海力士副总裁Ryu Seong-su在一次活动上透露，正在努力通过推出高端下一代HBM内存产品来快速创新该领域。SK海力士计划进一步完善AI价值链，目标是开发一种新的HBM，性能大约是当前产品的20至30倍，以在竞争激烈的HBM市场中获得领先地位。

此外，SK海力士还会将重点放在产品差异化上。不过SK海力士并没有透露具体是什么类型的HBM，或者具体是什么样的产品。

为应对用于人工智能市场需求的大幅增长，此前SK海力士与台积电（TSMC）签署了谅解备忘录（MOU），双方就下一代HBM产品生产和加强整合HBM与逻辑层的先进封装技术密切合作，开发第六代HBM产品，也就是HBM4。随后SK海力士确认，将加快HBM代际更迭周期，从HBM3E开始，由以往的两年变成了一年，HBM4E最早会在2026年出现。

为了将HBM产品的性能提升到一个新的水平，传闻SK海力士计划推出一种能够实现计算、缓存和网络内存等多种功能的HBM类型。SK海力士称，已经得到了人工智能市场主要科技公司的极大兴趣，包括苹果、微软、英伟达和谷歌等，未来将满足客户的定制要求。

据The Elec报道，三星将在年底前流片HBM4，属于第六代HBM产品，此举被认为是为2025年底大规模生产奠定基础。由于从流片到最终确定测试产品之间的时间跨度可能在三到四个月之间，三星的HBM4测试产品预计最早会在明年初发布，之后三星将继续做改进，直到将样品发送给主要客户。

三星的HBM4为12层垂直堆叠，打算选择4nm工艺用于大规模生产HBM4的基础裸片，并采用1cnm工艺制造DRAM芯片。虽然相比于7/8nm工艺，采用4nm工艺的成本要高得多，但是会带来更好的芯片性能，同时能耗方面也有更明显的优势。三星目前采用10nm工艺生产HBM3E的基础裸片，在新一代HBM4上换成4nm工艺可以增强其在HBM领域的竞争优势。

竞争对手SK海力士计划2025年下半年量产12层垂直堆叠的HBM4，打算采用台积电（TSMC）的N5和N12FFC+工艺制造基础裸片，DRAM芯片则是在1β (b) nm和1cnm之间做选择。有消息称，SK海力士原本更倾向于1β (b) nm工艺，但是随着三星采用1cnm工艺制造DRAM芯片，内部最后有可能决定追随三星的做法，换成1cnm工艺。

据The Japan Times报道，三星的HBM3E终于通过了英伟达的所有测试项目，这将有利于其与SK海力士和美光争夺英伟达计算卡所需要的HBM3E芯片订单。虽然三星和英伟达还没有最终确定供应协议，但是问题不大，预计今年底开始交付。

值得一提的是，三星还有更先进的12层垂直堆叠HBM3E（32GB）样品，正在努力通过英伟达的验证测试。有行业专业指出，SK海力士也准备了12层垂直堆叠的HBM3E产品，三星总体进度上仍然要落后一些。SK海力士一直是英伟达主要的HBM产品供应商，而美光之前已开始向英伟达供应HBM3E芯片，逐渐提升了市场占有率。

随着人工智能（AI）市场的快速增长，HBM技术通过垂直堆叠多个DRAM芯片来显著提高数据处理速度，已经变得越来越重要。随着三星的HBM3E开始通过英伟达的验证，预计至少20%到30%的产能转移到HBM产品，这将进一步收缩普通DRAM芯片的供应，很可能会推动DDR5内存价格上涨。

HBM项目的研究和制造涉及复杂的工艺和技术挑战，包括晶圆级封装、测试技术、设计兼容性等。另外还涉及到硅通孔（TVS）、凸块、微凸块和RDL等工艺，其中硅通孔占据最高的封装成本比例，接近30%。目前AI芯片的主流解决方案是采用CoWoS封装，其中集成了逻辑芯片和HBM芯片。国内一些芯片厂商也有同样的需求，这也迫使其他晶圆代工厂，比如中芯国际开发更先进的封装技术，以满足客户的芯片生产需求。

今年初有消息称，长鑫存储已经获得用于HBM存储器组装和测试的装置，在合肥附近运营一座DRAM晶圆厂，并筹集资金建造第二座，将引入更先进的工艺技术，用于制造和封装HBM存储器。一般来说，至少一年甚至两年时间才能准备HBM生产所需要的工具。

据了解，目前国内存储厂商的重点放在了HBM2。虽然暂时美国还没有对HBM进行限制，但HBM3使用了美国的技术制造。

基础裸片位于芯片堆栈的底部，是HBM的核心组件。DRAM制造商已经有能力为HBM3E等现有产品生产基础裸片，不过对于HBM4，由于客户要求的定制功能，需要额外的晶圆加工步骤。据了解，目前三星4nm工艺的良品率已超过70%，Galaxy S24系列旗舰智能手机中搭载的Exynos 2400也采用了这一制程工艺。

相比于7/8nm工艺，采用4nm工艺的成本要高得多，但是会带来更好的芯片性能，同时能耗方面也有更明显的优势。三星正在采用10nm工艺生产HBM3E，在新一代HBM4上采用4nm工艺可以增强其在HBM领域的竞争优势。

今年4月，竞争对手SK海力士宣布与台积电（TSMC）签署了谅解备忘录（MOU），双方就下一代HBM产品生产和加强整合HBM与逻辑层的先进封装技术密切合作。SK海力士计划与台积电合作开发第六代HBM产品，也就是HBM4。

随后台积电确认将生产用于HBM4的基础裸片，计划采用N5和N12FFC+工艺，为HBM4提供前所未有的性能和能源效率。

据TrendForce报道，已经从多家供应链厂商了解到，三星的HBM3E很快会获得认证，将在2024年第三季度开始发货。由于三星会将至少20%到30%的产能转移到HBM产品，进一步收缩供应，很可能会推动DDR5内存价格上涨。

有消息称，三星的部分供应链合作伙伴最近收到了尽快下单和准备产能的信息，预示着三星的HBM产品在下半年会顺利出货，也意味着三星内部会加快DRAM芯片的产能配置，将生产线的重心转移。随着人工智能（AI）市场的快速增长，HBM技术通过垂直堆叠多个DRAM芯片来显著提高数据处理速度，已经变得越来越重要。

三星原本预计2024年第二季度就能通过英伟达的认证，但是最后推迟了，不但落后于SK海力士和美光，而且导致HBM产量低于预期。有市场人士担心HBM3E的供应不足，从而影响英伟达H200在2024年第二季度的出货。

据TrendForce报道，三星、SK海力士和美光都在积极投资HBM产能扩张计划，预计2025年新增产量将达到27.6万个单位，使得年度总产量增至54万个单位，也就是说年增长率将达到105%，实现产能翻倍。

三星正在逐步升级其韩国平泽工厂（P1L、P2L、P3L），用于生产DDR5和HBM，另外华城工厂（Line 13/15/17）正在升级1α工艺，只保留了一小部分1y/1z工艺的产能，满足航空航天等特殊产业的需求；SK海力士在韩国利川的M16生产线生产HBM，并将M14生产线升级为1α/1β工艺，用于用于生产DDR5和HBM，同时还打算将中国无锡工厂的DDR4/5生产线升级至1z/1α工艺；美光正在扩张日本广岛工厂的生产线，预计今年第四季度产能提升至2.5万个单位，长远来说会安装EUV光刻机，升级为1γ/1δ工艺，并建立一个新的洁净室，另外还会升级中国台湾新北和台中的生产线，增加1β工艺的比例。

HBM3E将逐渐成为今年的市场主流，出货主要集中在下半年。目前SK海力士和美光是主要的HBM产品供应商，两者都转向了1β工艺，而且都在向英伟达供货，而三星仍然在等待完成认证工作。

据TrendForce报道，三星已经成立了新的“HBM开发团队”，将专注于HBM3、HBM3E和下一代HBM4技术的相关开发工作，以提高三星在HBM市场的竞争力。三星早在2015年就在DRAM部门里组建了专门负责HBM产品开发的团队，甚至还成立了特别工作组，而这次组织架构的改组进一步做了加强。

三星希望能够加快HBM产品的开发进度，抢夺高附加值DRAM市场。早在今年2月，三星就宣布完成了HBM3E 12H DRAM的开发，并在4月量产了HBM3E 8H DRAM。三星从去年开始，就提供了HBM3E给英伟达进行验证，包括了8层和12层堆叠的产品，但是一直没有通过，预计第三季度末能够部分完成验证工作。

此前三星还发表了一篇采访文章，介绍了目前HBM产品的开发情况，并再次重申了HBM4正在开发当中，将于2025年首次亮相。之前还有传言称，三星打算在下一代HBM4引入针对高温热特性优化的非导电粘合膜（NCF）组装技术和混合键合（HCB）技术。

人工智能热潮导致全球HBM严重短缺，存储器制造商今年和明年的产能已经售罄，需要不断加大资本投入，扩大HBM生产。有业内人士透露，与DDR5等相同容量和工艺的存储芯片相比，HBM芯片的晶圆尺寸增加了35%到45%。与此同时，HBM芯片所需要的制造工艺更为复杂，良品率比起DDR5低了20%至30%，这意味着相同的晶圆面积上生产出的合格芯片会更少。以上两个因素叠加，导致需要更多硅片来满足HBM的生产需要。

此外，先进封装也比以往需要更多的抛光晶圆，因为封装已经变得立体，结构和工艺也发生了变化，一些封装可能需要比以前多一倍的晶圆。随着明年先进封装产能的释放，所需的晶圆数量会有更为明显的增长。目前可以看到像台积电（TSMC）的CoWoS封装变得更加流行，处于供不应求的状态已经很长一段时间了。

过去随着先进半导体技术的发展和应用，芯片尺寸缩小，降低了晶圆的消耗。现在因为人工智能和3D封装的推动、导致了晶圆使用量的增加，从而促进了硅片行业的发展。值得注意的是，在硅晶圆发展的同时，HBM和先进封装技术对质量、平整度和纯度提出了更高的要求。这也将促使硅片制造商做出相应的调整，以应对业界的发展趋势。