该芯片采用了25mm x 25mm紧凑型封装设计，兼容EDSFF (E3.S) 和PCIe插卡 (AIC) 形态，可广泛应用于服务器、全闪存阵列及边缘计算等多种部署环境。其支持PCIe 6.2物理层接口，支持最高64 GT/s的传输速率 (x8通道)，并具备多速率、多宽度的兼容能力，可灵活拆分为2个x4端口，以满足不同应用场景的需求。内置双通道DDR5内存控制器，支持速率高达8000 MT/s，显著提升主机CPU与后端SDRAM或DIMM模块之间的数据交换效率。

另外内部还集成了双RISC-V微处理器，分别作为应用处理单元 (APU) 和安全处理单元 (SPU)，支持对DDR/CXL资源的动态配置、实时事件处理及硬件级安全管理，提升了系统智能化管理水平。同时提供了SMBus/I3C、SPI、JTAG等多种接口，便于系统集成和固件升级。

澜起科技表示，目前该款芯片已进入客户送样阶段，还将同步提供完整的参考设计套件 (RDK)，助力客户快速构建与验证CXL内存扩展与池化解决方案。新产品不仅大幅提升了内存扩展的性能与能效，更依托标准化协议推动了解耦式内存架构的发展，为下一代算力基础设施中内存资源的池化与共享奠定了坚实基础。

SK海力士表示：“将此产品应用于服务器系统，相比于现有的DDR5模组，容量增长了50%，宽带扩展了30%，可处理每秒最多36GB的数据。SK海力士持续致力于开发多样化的解决方案，以克服现有系统具有成本高昂和扩展有限的问题，力争实现‘Optimal Innovation5’。公司将满足客户日益多样化的应用需求，同时大幅提升存储器的扩展性与灵活性，从而为客户提供优化的价值。”

继96GB产品验证，SK海力士正在与其他客户开展128GB产品的验证流程。其中搭载1bnm（第五代10nm级别）工艺制造的32Gb DDR5 DRAM模块，具备优越的性能功耗比。SK海力士计划尽早完成这一验证，以完善CXL产品组合，从而在客户需要时能够及时供货。

除了CXL DRAM研发外，SK海力士还积极致力于CXL生态系统的扩展。SK海力士自主研发的CXL优化软件HMSDK在去年9月，已成功应用于全球最大的开源操作系统Linux中，从而显著提升了基于CXL的系统性能。

据TrendForce报道，SK海力士在2024年推出的CMM-DDR5（基于CXL的DRAM）里，采用的则是澜起科技提供的控制器。现在SK海力士已经准备好首款自研CXL控制器，支持CXL 3.0/3.1标准，由台积电（TSMC）负责制造，选择更为先进的工艺。此外，SK海力士还在推进2.5D和扇出晶圆级封装（FOWLP）的开发，并准备将相关芯片技术商业化。

有消息指出，SK海力士计划从2025年第一季度末开始批量生产基于CXL标准的DDR5内存模块。CXL作为一种开放性的互联协议，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。

SK海力士并不是唯一一家瞄准CXL市场的存储巨头，三星也认为CXL是继HBM之后引领存储器市场的新技术，早在2021年就推出了业界首款基于CXL的DRAM模块（CMM-D），并在2022年5月推出了升级版CMM-D 2.0，具有更高的带宽和更低的延迟。

Compute EXpress Link 3.2规范的亮点包括：

优化CXL内存设备监控和管理 - 用于内存分层的新CXL热页监控单元（CHMU）；常见事件记录；与PCIe管理消息直通（MMPT）的兼容性；CXL在线固件（FW）激活功能

用于操作系统和应用程序的CXL内存设备的增强功能 - 软件包修复（PPR）增强功能；针对CXL存储设备的附加性能监控事件

使用可信安全协议（TSP）扩展安全性 - 适用于仅主机相干主机管理设备的新元位存储功能

存储器（HDM-H）地址区域 - 通过扩大IDE保护范围提高安全性；提高具有反向无效（HDM-DB）功能的仅主机相干设备管理内存的安全性；增强互操作性的合规性测试

与所有以前的CXL规范完全向后兼容

CXL联盟主席Larrie Carr表示：“我们很高兴地宣布发布了CXL 3.2规范，通过增强CXL存储设备的安全性、合规性和功能来推进CXL生态系统。CXL联盟将继续开发开放、连贯的互连，并为异构内存和计算解决方案实现可互操作的生态系统。”

JESD319是内存控制器标准，定义了CXL内存控制器ASIC的总体规格、接口参数、信令协议和功能。关键部分包括了引脚参考信息和功能描述，其中涉及CXL接口、内存控制器、内存RAS、元数据、时钟、复位、性能和控制器配置要求。JESD319专注于基于CXL 3.1规范的直连内存扩展应用程序，提供标准化功能的基线，同时允许额外的创新和定制。

JESD325是内存设备管理标准，为CXL内存中的系统和设备管理功能提供了参考规范。其面向基于PCIe 5.0的现场可更换CXL内存设备，符合CXL 2.0规范或更高版本，主要内容包括：

管理接口要求 - 物理层、传输层和协议层

安全要求 - 签名和散列算法、安全启动、安全FW更新和SPDM

管理传感器和控制的要求

热管理要求

FRU重要产品数据内容要求

JEDEC董事会主席Mian Quddus表示，随着JESD319和JESD325的发布，JEDEC固态存储协会已经完成了支持CXL技术的强大标准体系，为业界开发各种CXL存储产品提供了灵活性。

SK海力士表示：“CXL作为继HBM之后的下一代面向AI的存储器产品而备受瞩目，公司自主研发的CXL优化软件HMSDK，其性能已获得国际认可，并成功应用于全球最大的开源操作系统Linux中。这标志着不仅是如HBM等超高性能硬件实力方面，公司的软件竞争力也获得广泛认可，具有重大意义。”

HMSDK能够根据传统存储器与扩展CXL存储器之间的带宽差异，灵活进行差异化存储分配。在无需对现有应用程序进行任何调整的前提下，实现了存储器组合的带宽扩展30%以上。该软件还具备“基于访问频率的优化”功能，能够将高频使用数据迁移至更快的存储器中，从而使性能较传统系统提升了12%以上。

今年下半年，首批支持CXL 2.0标准的服务器处理器就会出现，标志着CXL内存模块将正式进入商业化阶段。目前SK海力士正对96/128GB的CXL 2.0内存模块进行客户验证，并计划在年底实现量产。

上个月SK海力士系统架构副总裁Park Kyung出席了在韩国首尔举行的学术活动，其中谈及了人工智能（AI）与存储器的进展和相互关系，认为现有的HBM产品不能完全满足GPU的需求，而传统的DRAM主要是为了协助CPU完成任务，新型的CXL内存模块能缓解人工智能负载对内存容量和带宽需求上的压力，从而提高整体系统性能。

据Business Korea报道，Park Kyung强调人工智能系统的性能严重依赖于内存，现有的HBM产品不能完全满足GPU的需求，而传统的DRAM主要是为了协助CPU完成任务，但现在的大型语言模型（LLM）需要处理尽可能多的数据，要求存储芯片尽可能地靠近，这意味着现有的系统架构需要改变，从半导体到应用程序都必须同时改变，才能解决问题。

Park Kyung进一步阐述了SK海力士为解决这些问题所做的努力，积极地开发96GB的DDR5和支持CXL 2.0的128GB内存模块，并计划今年下半年实现商用化。Park Kyung认为，CXL内存模块能缓解人工智能负载对内存容量和带宽需求上的压力，从而提高整体系统性能。

Compute EXpress Link（CXL）作为一种开放性的互联协议，最新规范已来到CXL 3.0。其建立在PCIe 5.0标准的物理和电气接口上，能让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并提供更高的带宽及更好的内存一致性。

SK海力士和三星都认为，CXL是继HBM之后引领存储器市场的新技术，计划加大投入，加速CXL技术开发，以抢占先机。

据相关媒体报道，目前三星在HBM市场上落后于SK海力士，不过希望押注了下一代CXL内存模块，预计今年下半年开始出货。三星认为CXL是继HBM之后引领存储器市场的新技术，将成为人工智能（AI）领域的后起之秀，打算加大投入，加速CXL技术开发抢占先机。

三星内存部门新业务规划团队负责人Choi Jang Seok在上个月的活动上，确认三星计划今年年底之前批量生产支持CXL 2.0的256GB CXL DRAM，称CXL市场预计下半年开始进入蓬勃发展阶段，到2028年将呈现爆炸性增长。去年末，三星宣布与开源软件供应商Red Hat合作，在实际用户环境中成功验证了CXL内存模块的操作，进一步扩展了CXL生态系统。

根据市场调查机构的数据，全球CXL市场预计从2022年的170万美元增长2028年的150亿美元。

据ZDNet Korea报道，三星内存部门新业务规划团队负责人Choi Jang Seok在近期的活动上，确认三星计划今年年底之前批量生产支持CXL 2.0的256GB CXL DRAM，称CXL市场预计下半年开始进入蓬勃发展阶段，到2028年将呈现爆炸性增长。根据市场调查机构的数据，全球CXL市场预计从2022年的170万美元增长2028年的150亿美元。

CXL是一种开放性的互联协议，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。作为下一代接口，与主DRAM一起使用的时候，可以扩大带宽和容量，满足计算市场高速数据处理的需求。三星预计引入CXL技术后，可以让每台服务器的内存容量增加8到10倍，这标志着计算能力的重大飞跃。

Choi Jang Seok表示，三星在过去多年里，一直致力于开发和大规模生产高质量CXL内存模块，目前正与合作伙伴一起测试产品，以进行性能验证。去年末，三星宣布与开源软件供应商Red Hat合作，在实际用户环境中成功验证了CXL内存模块的操作，进一步扩展了CXL生态系统。

JESD317A为CXL内存模块提供了详细的指引，包括机械、电气、引脚、供电和散热，以及新兴CXL内存模块（CMM）的环境指南。这些模块符合SNIA（存储网络行业协会）的EDSFF外形，包括E1.S和E3.S，为数据中心和类似的服务器提供友好的热插拔组件。JESD405-1B定义了这些CMM标签的内容，帮助用户选择合适的CXL内存解决方案。标签包括有关内存介质类型的信息，比如DDR5、支持的CXL协议的修订级别、以GB或TB为单位的总容量，另外还有通过单个连接器（1C）至四个连接器（4C）、支持x4至x16的连接器和I/O配置。v1.1版本包括模块组件原产国的文档，可在所需的二维条形码中读取，从而简化库存管理。

JEDEC董事会主席Mian Quddus表示，JESD317A和JESD405-1B证明了JEDEC对扩展CXL解决方案市场的积极支持，这些文件代表了数十家公司的合作，代表了CXL内存解决方案的供应商和最终用户，有助于解决方案的商品化，为行业带来好处。

由于生成式人工智能（AI）、自动驾驶和内存数据库（In-Memory Database，IMDB）等新兴领域的数据吞吐量和内存需求呈指数级增长，对具有更大内存带宽和容量的系统的需求也在增加。CXL作为一种开放性的互联协议，拥有更高的带宽，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。作为下一代接口，与主DRAM一起使用的时候，可以扩大带宽和容量，满足计算市场高速数据处理的需求。

在最新的开发中，三星针对Red Hat Enterprise Linux（RHEL）9.3做了CXL内存的优化工作，并验证了在Red Hat的KVM和Podman环境下的内存识别、读写操作。这让数据中心客户可以轻松使用三星CXL内存，无需对现有硬件进行额外调整。三星和Red Hat还在合作编写“RHEL 9.3 CXL内存启用指南”，以帮助用户在该操作系统上使用三星的CXL内存，并在各种用户环境中构建高性能计算系统。

三星和Red Hat的合作始于2022年5月，双方签署了关于下一代存储器合作的谅解备忘录（MOU），并将通过三星存储器研究中心（SMRC）继续开发CXL开源和参考模型。目前双方合作的范围涵盖一系列存储和内存产品，包括NVMe SSD、CXL内存、计算内存/存储和结构。

美光希望未来几年继续在HBM和GDDR类内存上努力，此前已推出业界首款带宽超过1.2 TB/s、引脚速度超过9.2 GB/s、8层垂直堆叠的24GB容量HBM3 Gen2，对应的应该就是路线图上显示的HBM3E。美光该款HBM3E将于2024年初到来，预计会在英伟达面向AI和HPC推出的新一代GPU上首次亮相。美光还在准备12层垂直堆叠的单品36GB HBM3E芯片，将会在2025年推出。

更大变化的将是HBM4，计划在2026年发布，内存堆栈将采用2048位接口，带宽超过1.5 TB/s。美光打算在2026年至2027年之间，推出容量在36GB至48GB、12/16层垂直堆叠的产品。到了2028年还会有HBM4E，频率将进一步提升，容量将增加至48GB到64GB，带宽增加至2 TB/s以上。

下一个GDDR版本，也就是GDDR7将会在2024年末到来，每个数据I/O接口的速率达到了32 Gbps，容量为16Gb至24Gb。预计到2026年末，单个芯片的容量会超过24Gb，速率也会提升至36 Gbps。

美光预计在2025年提供128GB至256GB的MCR DIMM内存模块，数据传输速率为8800 MT/s，然后在2026年或2027年提供容量超过256GB的MCR DIMM内存模块，数据传输速率会攀升至12800 MT/s。同时美光准备推出支持CXL 2.0的内存模块，容量在128GB至256GB，带宽将达到36 GB/s，接下来还有支持CXL 3.x的内存模块，容量超过256GB，带宽超过72 GB/s。

对于低功耗应用，业界将继续使用LPDDR内存。美光速率为8533 MT/s或9600 MT/s的LPDDR5X将继续使用一段时间，然后从2025年开始提供基于LPDDR设计的LPCAMM2内存，速率为8533 MT/s，容量在16GB至128GB，到了2026年中旬还会有速率为9600 MT/s、容量超过192GB的产品。

争夺CXL市场的核心自然就是DRAM，三星和SK海力士是全球第一和第二大存储器厂商，当然不会错过CXL这片“新蓝海”，目前都在积极开发CXL技术，以提高服务器DRAM销量。CXL内存模块理论上在服务器中可以实现“无限”的DRAM扩展，而且还能统一不同信息处理设备直接的通信协议，简化了数据处理、减少了数据瓶颈、提高了能源效率，解决了现有计算机标准里DRAM的物理可扩展性问题。

近年来，人工智能（AI）、高性能计算（HPC）和PC一直在推动高性能DRAM产品的研发，三星和SK海力士都认为，CXL是继HBM之后引领存储器市场的新技术，都打算加大投入，加速CXL技术开发，以抢占先机。

CXL技术允许构建各种设备来处理大量的工作负载，从扩展内存子系统的容量和性能到提供超快速的持久存储。据ServeTheHome报道，铠侠提供了两种CXL产品：一种是基于CXL+XL-Flash闪存的产品，用于以性能和可靠性为中心的应用，比如数据库和人工智能推理等；另外一种是基于CXL+BiCS FLASH的产品，用于大数据和人工智能训练等。两种存储设备都采用了特助的控制器，对各自的任务做了针对性的优化。

铠侠在去年推出了第二代XL-FLASH存储级内存解决方案，这是一种基于其BiCS FLASH 3D闪存技术的存储级内存（SCM）解决方案。与第一代采用SLC NAND不同，第二代改用了MLC NAND，提供了更高的读写性能及更低的延迟，保证了比主流3D TLC NAND有更高的性能，并有效降低了成本。铠侠表示，当CXL与第二代XL-FLASH结合后，不但实现了更高的容量，同时更具成本效益。

这次铠侠展示了1.3TB的CXL 1.1/CXL 2.0 BiCS 3D NAND设备样品，外形为E1.S和E3.S规格，采用了PCIe 5.0 x4接口。铠侠没有透露具体的性能参数，可能是由于开发还没完成。虽然使用基于CXL协议的PCIe接口加上低延迟的3D TLC NAND似乎是一个合理的方案，但性能不如采用第二代XL-FLASH的产品。

对于旗下CXL内存扩展模块的发布计划，铠侠一直守口如瓶。从展示的情况来看，基于CXL+BiCS FLASH的产品应该会更早上市。

CZ120内存扩展模块提供了高达36GB/s的带宽，相比于一般相同容量的DDR5-4800 RDIMM（带宽为38.4GB/s）只是稍慢一些。目前AMD第四代EPYC服务器处理器（代号Genoa）支持12通道DDR5-4800内存子系统，提供高达460.8GB/s的带宽，而英特尔第四代Xeon服务器处理器（代号Sapphire Rapids）支持8通道DDR5-4800内存子系统，提供高达307.2GB/s的带宽。一般情况下，这些处理器都具有足够的带宽，但某些工作负载需要更大容量的内存和更高的带宽，比如数据库软件，这时候CZ120内存扩展模块就能发挥作用了。

据美光的介绍，如果在一台配备12条64GB DDR5内存的系统上增加四个256GB的CZ120内存扩展模块，可以使服务器处理器的内存读写带宽提高24%，而且多出的内存容量可以让其每天多处理96%的数据库查询。

美光表示，一直使用英特尔和AMD的平台开发和测试CZ120内存扩展模块，希望通过其产品创新与CXL生态系统的合作，让新标准更快地被接受，以满足数据中心及其内存密集型工作负载不断增长的需求。美光暂时还没有透露CZ120内存扩展模块的具体定价，以及出货计划，估计要等各方完成验证和认证工作后才能进行，应该要等到2024年。