由于生成式人工智能（AI）、自动驾驶和内存数据库（In-Memory Database，IMDB）等新兴领域的数据吞吐量和内存需求呈指数级增长，对具有更大内存带宽和容量的系统的需求也在增加。CXL作为一种开放性的互联协议，拥有更高的带宽，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。作为下一代接口，与主DRAM一起使用的时候，可以扩大带宽和容量，满足计算市场高速数据处理的需求。

在最新的开发中，三星针对Red Hat Enterprise Linux（RHEL）9.3做了CXL内存的优化工作，并验证了在Red Hat的KVM和Podman环境下的内存识别、读写操作。这让数据中心客户可以轻松使用三星CXL内存，无需对现有硬件进行额外调整。三星和Red Hat还在合作编写“RHEL 9.3 CXL内存启用指南”，以帮助用户在该操作系统上使用三星的CXL内存，并在各种用户环境中构建高性能计算系统。

三星和Red Hat的合作始于2022年5月，双方签署了关于下一代存储器合作的谅解备忘录（MOU），并将通过三星存储器研究中心（SMRC）继续开发CXL开源和参考模型。目前双方合作的范围涵盖一系列存储和内存产品，包括NVMe SSD、CXL内存、计算内存/存储和结构。

美光希望未来几年继续在HBM和GDDR类内存上努力，此前已推出业界首款带宽超过1.2 TB/s、引脚速度超过9.2 GB/s、8层垂直堆叠的24GB容量HBM3 Gen2，对应的应该就是路线图上显示的HBM3E。美光该款HBM3E将于2024年初到来，预计会在英伟达面向AI和HPC推出的新一代GPU上首次亮相。美光还在准备12层垂直堆叠的单品36GB HBM3E芯片，将会在2025年推出。

更大变化的将是HBM4，计划在2026年发布，内存堆栈将采用2048位接口，带宽超过1.5 TB/s。美光打算在2026年至2027年之间，推出容量在36GB至48GB、12/16层垂直堆叠的产品。到了2028年还会有HBM4E，频率将进一步提升，容量将增加至48GB到64GB，带宽增加至2 TB/s以上。

下一个GDDR版本，也就是GDDR7将会在2024年末到来，每个数据I/O接口的速率达到了32 Gbps，容量为16Gb至24Gb。预计到2026年末，单个芯片的容量会超过24Gb，速率也会提升至36 Gbps。

美光预计在2025年提供128GB至256GB的MCR DIMM内存模块，数据传输速率为8800 MT/s，然后在2026年或2027年提供容量超过256GB的MCR DIMM内存模块，数据传输速率会攀升至12800 MT/s。同时美光准备推出支持CXL 2.0的内存模块，容量在128GB至256GB，带宽将达到36 GB/s，接下来还有支持CXL 3.x的内存模块，容量超过256GB，带宽超过72 GB/s。

对于低功耗应用，业界将继续使用LPDDR内存。美光速率为8533 MT/s或9600 MT/s的LPDDR5X将继续使用一段时间，然后从2025年开始提供基于LPDDR设计的LPCAMM2内存，速率为8533 MT/s，容量在16GB至128GB，到了2026年中旬还会有速率为9600 MT/s、容量超过192GB的产品。

争夺CXL市场的核心自然就是DRAM，三星和SK海力士是全球第一和第二大存储器厂商，当然不会错过CXL这片“新蓝海”，目前都在积极开发CXL技术，以提高服务器DRAM销量。CXL内存模块理论上在服务器中可以实现“无限”的DRAM扩展，而且还能统一不同信息处理设备直接的通信协议，简化了数据处理、减少了数据瓶颈、提高了能源效率，解决了现有计算机标准里DRAM的物理可扩展性问题。

近年来，人工智能（AI）、高性能计算（HPC）和PC一直在推动高性能DRAM产品的研发，三星和SK海力士都认为，CXL是继HBM之后引领存储器市场的新技术，都打算加大投入，加速CXL技术开发，以抢占先机。

CXL技术允许构建各种设备来处理大量的工作负载，从扩展内存子系统的容量和性能到提供超快速的持久存储。据ServeTheHome报道，铠侠提供了两种CXL产品：一种是基于CXL+XL-Flash闪存的产品，用于以性能和可靠性为中心的应用，比如数据库和人工智能推理等；另外一种是基于CXL+BiCS FLASH的产品，用于大数据和人工智能训练等。两种存储设备都采用了特助的控制器，对各自的任务做了针对性的优化。

铠侠在去年推出了第二代XL-FLASH存储级内存解决方案，这是一种基于其BiCS FLASH 3D闪存技术的存储级内存（SCM）解决方案。与第一代采用SLC NAND不同，第二代改用了MLC NAND，提供了更高的读写性能及更低的延迟，保证了比主流3D TLC NAND有更高的性能，并有效降低了成本。铠侠表示，当CXL与第二代XL-FLASH结合后，不但实现了更高的容量，同时更具成本效益。

这次铠侠展示了1.3TB的CXL 1.1/CXL 2.0 BiCS 3D NAND设备样品，外形为E1.S和E3.S规格，采用了PCIe 5.0 x4接口。铠侠没有透露具体的性能参数，可能是由于开发还没完成。虽然使用基于CXL协议的PCIe接口加上低延迟的3D TLC NAND似乎是一个合理的方案，但性能不如采用第二代XL-FLASH的产品。

对于旗下CXL内存扩展模块的发布计划，铠侠一直守口如瓶。从展示的情况来看，基于CXL+BiCS FLASH的产品应该会更早上市。

CZ120内存扩展模块提供了高达36GB/s的带宽，相比于一般相同容量的DDR5-4800 RDIMM（带宽为38.4GB/s）只是稍慢一些。目前AMD第四代EPYC服务器处理器（代号Genoa）支持12通道DDR5-4800内存子系统，提供高达460.8GB/s的带宽，而英特尔第四代Xeon服务器处理器（代号Sapphire Rapids）支持8通道DDR5-4800内存子系统，提供高达307.2GB/s的带宽。一般情况下，这些处理器都具有足够的带宽，但某些工作负载需要更大容量的内存和更高的带宽，比如数据库软件，这时候CZ120内存扩展模块就能发挥作用了。

据美光的介绍，如果在一台配备12条64GB DDR5内存的系统上增加四个256GB的CZ120内存扩展模块，可以使服务器处理器的内存读写带宽提高24%，而且多出的内存容量可以让其每天多处理96%的数据库查询。

美光表示，一直使用英特尔和AMD的平台开发和测试CZ120内存扩展模块，希望通过其产品创新与CXL生态系统的合作，让新标准更快地被接受，以满足数据中心及其内存密集型工作负载不断增长的需求。美光暂时还没有透露CZ120内存扩展模块的具体定价，以及出货计划，估计要等各方完成验证和认证工作后才能进行，应该要等到2024年。

这次支持CXL 2.0的CXL内存模块采用了PCIe 5.0 x8接口，提供了35GB/s的带宽。三星计划在今年晚些时候开始生产支持CXL 2.0的CXL内存模块，并准备推出各种不同容量的衍生产品，以满足未来计算应用的需求。

三星表示，其一直处于CXL技术的最前沿，致力于通过与全行业的数据中心、服务器和芯片组公司合作，进一步扩展CXL生态系统。此次三星与英特尔合作，在至强服务器平台上取得的里程碑式进步，双方的共同投资将促进CXL产品在整个行业内的应用和发展。

CXL联盟在2020年年末推出了CXL 2.0规范，其建立在PCIe 5.0标准的物理和电气接口上，主要增加了内存池的支持，以最大限度地提高内存利用率，并且提供了对持久性内存的标准化管理，允许与DDR同时运行，从而可以释放DDR用于其他用途。

CXL作为一种开放性的互联协议，拥有更高的带宽，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。作为下一代接口，与主DRAM一起使用的时候，可以扩大带宽和容量，预计将在人工智能（AI）和机器学习（ML）等核心技术的高速数据处理需求迅速增加的下一代计算市场掀起波澜。

SK海力士提供的1y nm、1a nm 16 Gb DDR5 DRAM模块，以及1a nm 24Gb DDR5 DRAM模块，可在第四代EPYC服务器处理器上实现4800 Mbps的支持，相比现有的DDR4产品多提供50%的内存带宽。SK海力士还提供了CXL存储器，这是一个容量为96GB的产品，基于1a nm 24Gb DDR5 DRAM模块构建，为客户提供高满意度，灵活配置带宽和容量、以及经济高效的扩展。

SK海力士DRAM产品规划和支持负责人Sungsoo Ryu表示，与AMD的合作将加强SK海力士作为服务器市场内存解决方案供应商的领导地位，最新的EPYC 9004系列服务器处理器将为SK海力士新的DDR5和CXL存储产品铺平道路，为市场提供卓越的性能。

据TomsHardware报道，在AMD的这场网络研讨会里，涵盖了多个主题，包括AM5平台、DDR5内存、以及PCIe 5.0 SSD等。在提问环节中，AMD回答“为什么存储设备没有连接到内存总线”的时候，其储存和内存高级经理Leah Schoeb表示，接下来的三到五年中，首先会在服务器领域看到持久内存技术的加入，然后会到消费领域，AMD将确保系统内存与其他存储设备可以通过CXL协议在同一总线上进行通信。

群联电子相关负责人也对这个话题做了补充，称这是另一个生态系统类型的项目，需要大家共同努力才能做到这一点，这些合作在过去几年里推动了PC的发展，双方暂时在该领域宣布任何事情。不过第一款支持CXL的CPU很快就会到来，AMD代号Genoa的EPYC和英特尔的Sapphire Rapids处理器都围绕PCIe 5.0接口构建的规范进行了早期修订。

根据协议的内容，双方将组建一个联合工作组，加强互相间的信息交流，以帮助各自组织制定的标准可以相互增强。如果要加入到JEDEC和CXL联盟的联合工作组，必须是两个组织的成员级别，这可以与各自的知识产权政策做绑定。

CXL联盟主席Siamak Tavallaei表示：

“JEDEC和CXL 联盟之间的谅解备忘录将建立一个持续沟通的框架，以协调两个组织之间的未来。联合工作组将就外形尺寸、管理、安全以及DRAM和其他内存技术相关的解决方案展开合作。”

JEDEC董事会主席Mian Quddus表示：

“在数十家行业领先公司的支持下，此次合作将帮助两个组织优化各自标准的开发，并将支持JEDEC创建针对CXL连接的内存模块和组件的标准。”

近期CXL联盟推出了Compute EXpress Link（CXL）3.0规范，在前代技术基础上做了进一步扩展，以提高扩展性并通过先进的交互功能、高效的点对点通信、以及跨越多个计算领域的细粒度资源共享优化系统级数据流。几乎同一时间，OpenCAPI联盟宣布，将会把OpenCAPI和OMI规范以及OpenCAPI联盟的资产转让给CXL联盟。

去年末，Gen-Z联盟宣布将其所有技术规格和资产转让给CXL联盟。加上此次CXL联盟与JEDEC加强合作，意味着CXL联盟不但一统I/O互连标准，而且未来很可能会进一步扩大应用的范围。

其次，三星推出了“Memory-Semantic SSD”，结合了存储和DRAM优势，利用Compute Express Link（CXL）互连技术和内置的DRAM缓存，Memory-Semantic SSD在AI和ML应用程序中可以将随机读取和延迟的表现提高20倍，通过针对性的优化，非常适合越来越多需要快速处理的较小数据集。

接着三星介绍了其遥测技术，可以从客户SSD内的关键组件收集可读的元数据，以提前检测和预防任何潜在的问题。三星表示，随着SSD在数据中心更广泛地采用，通过高级技术手段进行更可靠、更高效的管理变得愈加重要。

最后，三星宣布今年5月份推出的业界首款UFS 4.0闪存解决方案计划在本月进入量产阶段。作为全球主要的手机零部件供应商，三星相信UFS 4.0闪存很快会出现在各个品牌的新一代旗舰手机上，之后还会用于汽车、AR和VR等应用场景。三星还透露两款企业级SSD已进入量产阶段，分别是PM1743和PM1653，前者是业界首款PCIe 5.0 SSD，后者是首款24G SAS SSD。

此外，三星还强调了其SmartSSD与CXL DRAM产品线，旨在避免当前内存和存储架构中的瓶颈。

在2016年，为了满足对开放架构的需求，IBM和Xilinx等公司成立了OpenCAPI联盟（OCC），旨在为处理器、内存扩展和加速器提供行业支持的缓存一致性互连。其基于IBM现有的Coherent Accelerator Processor Interface（CAPI）技术，并将其向外开放。在过去数年间，OpenCAPI的应用有限，较为引人注目的是IBM的Power 9处理器系列。

CXL联盟的启动时间要比OpenCAPI联盟更晚一些，2019年英特尔联合阿里巴巴、戴尔EMC、Facebook、谷歌、HPE、华为和微软共同成立，随后AMD和Arm也先后加入。全新的互联协议Compute EXpress Link（CXL）是一种开放性的互联协议，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性，目前最新的是CXL 3.0规范。

CXL作为一种开放性的互联协议，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。

在CXL 3.0规范中，引入了结构功能和管理、改进的内存池、增强的一致性以及对等通信；数据传输速率翻倍提升至64 GT/s，且与CXL 2.0相比并没有增加延迟；同时向后兼容CXL 2.0、CXL 1.1和CXL 1.0版规范。

CXL联盟则是在2019年启动，英特尔联合阿里巴巴、戴尔EMC、Facebook、谷歌、HPE、华为和微软共同成立，随后AMD和Arm也先后加入。去年末，Gen-Z联盟确认将其所有技术规格和资产转让给CXL联盟，将CXL协议作为唯一的行业标准继续推进。

在成立之初，CXL联盟就已经发布了CXL 1.0规范，随后又发布了改进的CXL 1.1规范。2020年末宣布了新的CXL 2.0规范，建立在PCIe 5.0标准的物理和电气接口上，主要增加了内存池的支持，以最大限度地提高内存利用率，并且提供了对持久性内存的标准化管理，允许与DDR同时运行，从而可以释放DDR用于其他用途。

基于PCIe的CXL作为一种开放性互联协议，拥有更高的带宽，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。SK海力士从CXL联盟成立之初就积极参与其中，主导了CXL存储器的发展。

SK海力士表示，该DDR5 DRAM CXL存储器是一款96GB产品，采用了最新技术节点1anm DDR5 24Gb DRAM，通过灵活的带宽配置和经济高效的容量来进行扩展，从而更具有经济性的优势，以满足客户的需求。

为了进一步扩大CXL存储器生态系统，SK海力士开发出专用的HMSDK（Heterogeneous Memory Software Development Kit，异构存储器软件开发套件），计划于今年第四季度，作为开放源代码发布，并配备可适用于多种驱动环境中的系统性能提升功能和监控功能，这将有助于用户更有效地使用SK海力士的CXL存储器。

SK海力士目前已准备了验证使用的样品，并计划在今年8月初在全球闪存峰会（Flash Memory Summit，FMS）、9月底在英特尔技术创新峰会（Intel Innovation）、以及10月的开源计算项目全球峰会（Open Compute Project，OCP）上依次展示实物产品。

据三星介绍，这次的新型CXL内存模块是第一款采用512GB DDR5内存的产品，搭载了专用的控制器，支持PCIe 5.0接口，采用了EDSFF尺寸。其容量是之前版本的四倍，而系统延迟只有五分之一，非常适合下一代需要大容量存储的企业服务器和数据中心。

三星还计划推出用于CXL（Compute Express Link）内存模块的可扩展内存开发套件（SMDK）的升级版本，以促使更多厂商将CXL内存模块部署到现有及未来的IT系统中。这是一套开源软件解决方案，旨在为CXL内存模块的平台提供相关的开发支持工作。三星的SMDK和CXL内存模块能够在异构内存系统中无缝协同工作，软件工具包由库（一组预先构建的可重用代码）和应用程序编程接口（API）组成，开发人员可以轻松地将CXL内存模块集成到系统，而无需修改现有应用环境，或为此做特殊的优化来满足系统需求。

CXL作为一种开放性的互联协议，拥有更高的带宽，能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。